非易失性存储器装置和非易失性存储器装置的操作方法制造方法及图纸

公开了非易失性存储器装置和非易失性存储器装置的操作方法。所述非易失性存储器装置包括：存储器单元阵列，包括分别连接到多条字线的多个存储器单元；多个第一传输晶体管，每个第一传输晶体管连接到所述多条字线中的一条字线的一侧；多个第二传输晶体管，每个第二传输晶体管连接到所述多条字线中的一条字线的另一侧；电压生成器，被配置为：生成多个操作电压，并且将所述多个操作电压施加到存储器单元阵列；响应于第一开关控制信号，第一开关电路被配置为将所述多个第一传输晶体管连接到电压生成器；并且响应于第二开关控制信号，第二开关电路被配置为将所述多个第二传输晶体管连接到电压生成器。管连接到电压生成器。管连接到电压生成器。

【技术实现步骤摘要】
非易失性存储器装置和非易失性存储器装置的操作方法
[0001]本申请要求于2021年11月17日在韩国知识产权局提交的第10
‑
2021
‑
0158731号韩国专利申请和于2022年1月14日在韩国知识产权局提交的第10
‑
2022
‑
0006182号韩国专利申请的优先权，每个韩国专利申请的公开通过引用全部包含于此。


[0002]本公开涉及非易失性存储器装置和非易失性存储器装置的操作方法。

技术介绍

[0003]半导体装置通过各种工艺制造。随着半导体设计技术的发展，用于制造半导体的工艺的数量、每个工艺的复杂性或半导体装置的集成度正在增加。因此，在半导体制造工艺中可能发生各种缺陷或故障。因此，正在研究检测各种缺陷或故障的方法。

技术实现思路

[0004]本公开的一个方面提供了一种非易失性存储器装置，其中电压被施加到地选择线、字线和串选择线中的每个的两侧。
[0005]本公开的另一方面提供了一种非易失性存储器装置，其中电压被施加到地选择线、字线和串选择线中的每个的两侧以检测缺陷或故障。
[0006]根据本专利技术构思的实施例，一种非易失性存储器装置包括：存储器单元阵列，包括分别连接到多条字线的多个存储器单元；多个第一传输晶体管，每个第一传输晶体管连接到所述多条字线中的一条字线的一侧；多个第二传输晶体管，每个第二传输晶体管连接到所述多条字线中的一条字线的另一侧；电压生成器，被配置为：生成多个操作电压，并且将所述多个操作电压施加到存储器单元阵列；响应于第一开关控制信号，第一开关电路被配置为：将所述多个第一传输晶体管连接到电压生成器，并且通过所述多个第一传输晶体管中的相应的第一传输晶体管将所述多个操作电压中的相应的第一电压施加到所述多条字线中的一条字线的一侧；并且响应于第二开关控制信号，第二开关电路被配置为：将所述多个第二传输晶体管连接到电压生成器，并且通过所述多个第二传输晶体管中的相应的第二传输晶体管将所述相应的第一电压施加到所述多条字线中的一条字线的另一侧。
[0007]根据本专利技术构思的实施例，一种非易失性存储器装置包括：存储器单元阵列，包括分别连接到多条字线的多个存储器单元；电压生成器，被配置为生成第一操作电压；以及开关电路，被配置为：在第一模式下将第一操作电压施加到所述多条字线中的一条字线的一侧和所述多条字线中的一条字线的另一侧中的任一侧，并且在第二模式下将第一操作电压施加到所述多条字线中的一条字线的一侧和所述多条字线中的一条字线的另一侧。
[0008]根据本专利技术构思的实施例，一种操作非易失性存储器装置的方法，所述非易失性存储器装置包括存储器单元阵列，存储器单元阵列包括各自连接在基底与多条位线之间的多个NAND串，所述方法包括：对与所述多个NAND串之中的选择的NAND串对应的位线进行预充电；将地选择电压和串选择电压分别提供给与选择的NAND串对应的地选择线的一侧和另
一侧以及与选择的NAND串对应的串选择线的一侧和另一侧；在第一模式下，将字线电压提供给选择的NAND串的多条字线中的一条字线的一侧和另一侧中的任一侧；以及在第二模式下，将字线电压提供给选择的NAND串的所述多条字线中的一条字线的一侧和另一侧。
[0009]本公开的又一方面提供了操作非易失性存储器装置的方法，其中电压被施加到地选择线、字线和串选择线中的每个的两侧。
[0010]本公开的又一方面提供了操作非易失性存储器装置的方法，其中电压被施加到地选择线、字线和串选择线中的每个的两侧以检测缺陷或故障。
[0011]本公开的方面不限于上面提到的方面，并且本领域技术人员将从以下描述清楚地理解上面未提到的其他技术方面。
附图说明
[0012]通过参照附图详细描述本公开的示例性实施例，本公开的上面和其他的方面和特征将变得更加清楚，其中：
[0013]图1是示出根据本公开的示例性实施例的存储装置的框图；
[0014]图2是示出根据示例实施例的图1的非易失性存储器装置的示例性框图；
[0015]图3是用于描述根据一些示例性实施例的可被应用于非易失性存储器装置的三维(3D)V
‑
NAND结构的视图；
[0016]图4是用于描述根据一些示例性实施例的非易失性存储器装置的视图；
[0017]图5至图8是用于描述根据一些示例性实施例的非易失性存储器装置的操作的视图；
[0018]图9和图10是用于描述根据一些示例性实施例的检测非易失性存储器装置中的缺陷的方法的视图；
[0019]图11和图12是用于描述根据一些示例性实施例的检测非易失性存储器装置中的缺陷的方法的视图；
[0020]图13和图14是用于描述根据一些示例性实施例的检测非易失性存储器装置中的缺陷的方法的视图；
[0021]图15是用于描述根据一些示例性实施例的非易失性存储器装置的视图；
[0022]图16是用于描述根据示例实施例的图4中的非易失性存储器装置的读取操作的视图；以及
[0023]图17是示出根据一些示例性实施例的主机
‑
存储系统(host
‑
storage system)的框图。
具体实施方式
[0024]图1是示出根据本公开的示例性实施例的存储装置的框图。
[0025]参照图1，存储装置100可包括非易失性存储器装置(NVM)120和存储控制器110。存储装置100可支持多个通道CH1至CHm，并且非易失性存储器装置120和存储控制器110可通过多个通道CH1至CHm(m是正整数)连接。例如，存储装置100可被实现为诸如固态驱动器(SSD)的存储装置。
[0026]非易失性存储器装置120可包括多个非易失性存储器装置NVM11至NVM1n、NVM21至
NVM2n、
……
、以及NVMm1至NVMmn(n是正整数)。非易失性存储器装置NVM11至NVM1n、NVM21至NVM2n、
……
、以及NVMm1至NVMmn中的每个可通过对应的路(way)连接到多个通道CH1至CHm中的一个。例如，非易失性存储器装置NVM11至NVM1n可通过路W11至W1n连接到第一通道CH1，非易失性存储器装置NVM21至NVM2n可通过路W21至W2n连接到第二通道CH2。在一个示例性实施例中，非易失性存储器装置NVM11至NVM1n、NVM21至NVM2n、
……
、以及NVMm1至NVMmn中的每个可被实现为能够根据来自存储控制器110的单独命令进行操作的任意存储器单元。例如，非易失性存储器装置NVM11至NVM1n、NVM21至NVM2n、
……
、以及NVMm1至NVMmn中的每个可被实现为芯片或裸片，但是本公开不限于此。
[0027]存储控制器110可通过多个通道CH1至CHm向非易失性存储器装置120发送信号/从非易失性存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器装置，包括：存储器单元阵列，包括分别连接到多条字线的多个存储器单元；多个第一传输晶体管，每个第一传输晶体管连接到所述多条字线中的一条字线的一侧；多个第二传输晶体管，每个第二传输晶体管连接到所述多条字线中的一条字线的另一侧；电压生成器，被配置为：生成多个操作电压，并且将所述多个操作电压施加到存储器单元阵列；响应于第一开关控制信号，第一开关电路被配置为：将所述多个第一传输晶体管连接到电压生成器，并且通过所述多个第一传输晶体管中的相应的第一传输晶体管将所述多个操作电压中的相应的第一电压施加到所述多条字线中的一条字线的一侧；并且响应于第二开关控制信号，第二开关电路被配置为：将所述多个第二传输晶体管连接到电压生成器，并且通过所述多个第二传输晶体管中的相应的第二传输晶体管将所述相应的第一电压施加到所述多条字线中的一条字线的另一侧。2.根据权利要求1所述的非易失性存储器装置，其中，存储器单元阵列还包括：分别连接到多条地选择线的多个地选择晶体管和分别连接到多条串选择线的多个串选择晶体管，并且其中，所述非易失性存储器装置还包括：多个第三传输晶体管，每个第三传输晶体管连接到所述多条地选择线中的一条地选择线的一侧或所述多条串选择线中的一条串选择线的一侧；多个第四传输晶体管，每个第四传输晶体管连接到所述多条地选择线中的一条地选择线的另一侧或所述多条串选择线中的一条串选择线的另一侧；响应于第一开关控制信号，第三开关电路被配置为：将所述多个第三传输晶体管连接到电压生成器，通过所述多个第三传输晶体管中的相应的第三传输晶体管，将所述多个操作电压中的相应的第二电压施加到所述多条地选择线中的一条地选择线的一侧，并且通过所述多个第三传输晶体管中的相应的第三传输晶体管，将所述多个操作电压中的相应的第三电压施加到所述多条串选择线中的一条串选择线的一侧；并且响应于第二开关控制信号，第四开关电路被配置为：将所述多个第四传输晶体管连接到电压生成器，通过所述多个第四传输晶体管中的相应的第四传输晶体管，将所述相应的第二电压施加到所述多条地选择线中的一条地选择线的另一侧，并且通过所述多个第四传输晶体管中的相应的第四传输晶体管，将所述相应的第三电压施加到所述多条串选择线中的一条串选择线的另一侧。3.根据权利要求1所述的非易失性存储器装置，其中，第一开关电路被配置为根据第一开关控制信号被启用，使得第一开关电路将所述多个第一传输晶体管连接到电压生成器，并且其中，第二开关电路被配置为根据第二开关控制信号被启用，使得第二开关电路将所述多个第二传输晶体管连接到电压生成器。
4.根据权利要求1所述的非易失性存储器装置，其中，存储器单元阵列还包括分别连接到多条虚设字线的多个虚设存储器单元，并且其中，所述非易失性存储器装置还包括：多个第三传输晶体管，每个第三传输晶体管连接到所述多条虚设字线中的一条虚设字线的一侧；多个第四传输晶体管，每个第四传输晶体管连接到所述多条虚设字线中的一条虚设字线的另一侧；响应于第一开关控制信号，第三开关电路被配置为：将所述多个第三传输晶体管连接到电压生成器，并且通过所述多个第三传输晶体管中的相应的第三传输晶体管将所述多个操作电压中的相应的第二电压施加到所述多条虚设字线中的一条虚设字线的一侧；并且响应于第二开关控制信号，第四开关电路被配置为：将所述多个第四传输晶体管连接到电压生成器，并且通过所述多个第四传输晶体管中的相应的第四传输晶体管将所述相应的第二电压施加到所述多条虚设字线中的一条虚设字线的另一侧。5.根据权利要求1至4中的任一项所述的非易失性存储器装置，还包括：检测器，具有连接到第一节点的一侧和连接到第二节点的另一侧，并且检测器被配置为输出检测信号，第一节点在第一开关电路与所述多条字线中的每条的一侧之间，第二节点在第二开关电路与所述多条字线中的每条的另一侧之间。6.根据权利要求5所述的非易失性存储器装置，其中，检测器被配置为：当第一开关电路和第二开关电路截止时，将第一节点的电压与第二节点的电压进行比较，并且基于比较的结果，输出检测信号。7.根据权利要求1至4中的任一项所述的非易失性存储器装置，还包括：检测器，连接到第一节点和第二节点中的任一个，并且检测器被配置为输出检测信号，第一节点在第一开关电路与所述多条字线中的每条的一侧之间，第二节点在第二开关电路与所述多条字线中的每条的另一侧之间。8.根据权利要求7所述的非易失性存储器装置，其中，检测器被配置为：检测连接到检测器的节点的电压达到预定电压的第一时间；并且基于检测的第一时间输出检测信号。9.根据权利要求1至4中的任一项所述的非易失性存储器装置，其中，所述非易失性存储器装置还包括检测器，检测器被配置为：将在第一模式下用于对连接到所述多条字线中的第一字线的第一组存储器单元进行编程的第一编程循环的次数与在...

【专利技术属性】
技术研发人员：全莹根，柳炯硕，郑宰镛，崔炳镕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：