【技术实现步骤摘要】
存储器装置、具有其的存储器系统及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月7日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0158855的优先权，该申请的全部公开以引用方式并入本文中。
[0003]本专利技术构思涉及一种存储器装置、包括该存储器装置的存储器系统、及其操作方法。
技术介绍
[0004]通常，半导体存储器装置可划分为诸如NAND闪速存储器装置的非易失性存储器装置和诸如动态随机存取存储器(DRAM)的易失性存储器装置。通过基于各种装置中的代码对参数进行调整或校正，可以将装置操作所需的参数设置为所需或指定的值。例如，占空比校正电路通过基于码调整时钟信号的占空比，使时钟信号具有所需或指定的目标占空比值，并且阻抗校准电路或ZQ校准电路基于码形成所需或使用的阻抗值。
技术实现思路
[0005]示例实施例提供了一种用于去除/校正信号的占空比误差的存储器装置、包括该存储器装置的存储器系统、及其操作方法。...
【技术保护点】
【技术特征摘要】
1.一种存储器装置，包括：存储器单元阵列，其具有连接至字线和位线的存储器单元；以及时钟缓冲器，其被配置为接收用于对所述存储器单元中的至少一个执行读操作或写操作的时钟信号，其中，所述时钟缓冲器包括多个串联的时钟中继器，并且其中，所述多个时钟中继器包括至少一对时钟中继器，所述至少一对时钟中继器包括其中P沟道金属氧化物半导体晶体管的驱动能力高于N沟道金属氧化物半导体晶体管的驱动能力的第一时钟中继器和其中P沟道金属氧化物半导体晶体管的驱动能力低于N沟道金属氧化物半导体晶体管的驱动能力的第二时钟中继器。2.根据权利要求1所述的存储器装置，其中，所述多个时钟中继器中的每一个包括被配置为将所述时钟信号反相的第一反相器和被配置为将从所述第一反相器输出的时钟信号反相的第二反相器。3.根据权利要求2所述的存储器装置，其中，在每个所述第一反相器中，P沟道金属氧化物半导体晶体管和N沟道金属氧化物半导体晶体管具有平衡的驱动能力，在每个所述第二反相器中，P沟道金属氧化物半导体晶体管和N沟道金属氧化物半导体晶体管具有不平衡的驱动能力。4.根据权利要求2所述的存储器装置，其中，所述第一反相器和第二反相器中的每一个包括，P沟道金属氧化物半导体晶体管，其具有接收由所述时钟缓冲器接收的所述时钟信号和从所述第一反相器输出的所述时钟信号中的对应一个时钟信号的栅极和连接至电力端子的源极；以及N沟道金属氧化物半导体晶体管，其具有接收所述对应一个时钟信号的栅极、连接至所述P沟道金属氧化物半导体晶体管的漏极的漏极和连接至地端子的源极。5.根据权利要求1所述的存储器装置，其中，所述驱动能力中的不平衡的程度受掺杂浓度、晶体管的沟道宽度/长度、金属接触件、至少一个电压或布局控制。6.根据权利要求1所述的存储器装置，其中，所述多个时钟中继器包括在第一方向上具有不平衡的驱动能力的第一时钟中继器和在第二方向上具有不平衡的驱动能力的第二时钟中继器，其中，所述第一方向是增大所述驱动能力的上拉强度的方向，并且其中，所述第二方向是增大所述驱动能力的下拉强度的方向。7.根据权利要求6所述的存储器装置，其中，所述第一时钟中继器和所述第二时钟中继器连续地和顺序地设置。8.根据权利要求6所述的存储器装置，其中，具有所述驱动能力的平衡的特性的时钟中继器设置在所述第一时钟中继器和所述第二时钟中继器之间。9.根据权利要求1所述的存储器装置，还包括：相位检测器，其被配置为检测所述时钟缓冲器的输入端子与输出端子之间的相位差，其中，所述至少一个时钟中继器被配置为基于所述相位差被绕过。10.一种存储器装置，包括：第一时钟中继器；以及
第二时钟中继器，其中，所述第一时钟中继器和所述第二时钟中继器中的每一个包括被配置为将时钟信号反相的第一反相器和被配置为将从所述第一反相器输出...
【专利技术属性】
技术研发人员：金熙重，崔光哲，鲁光塾，李在弼，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。