用于多单元映射的存储系统和方法技术方案

本发明专利技术提供了一种存储系统，该存储系统具有存储器，该存储器具有可存储非2的幂次方的状态数的存储器单元。映射用于在存储器中分配数据位。该映射可以是正交振幅调制(QAM)映射的修改版本。该映射可由存储系统中的控制器或由存储器管芯完成。在存储器管芯中执行映射可减少控制器与存储器管芯之间的数据通信，这可改善性能和功率消耗。改善性能和功率消耗。改善性能和功率消耗。

【技术实现步骤摘要】
用于多单元映射的存储系统和方法

技术介绍

[0001]随着生活中产生越来越多的数字数据，需要增加存储系统中存储器的存储容量。增加存储容量的一种方式是通过增加存储器管芯上的每个给定区域的物理存储器单元的数量(“物理缩放”)。另一种方式是增加可存储在存储器单元中的状态数或级数(“逻辑缩放”)。可结合物理缩放来完成增加每个存储器单元的信息位总数的逻辑缩放过程。
附图说明
[0002]图1A是一个实施方案的非易失性存储系统的框图。
[0003]图1B是示出一个实施方案的存储模块的框图。
[0004]图1C是示出一个实施方案的分级存储系统的框图。
[0005]图2A是示出根据一个实施方案的图1A所示的非易失性存储系统的控制器的部件的框图。
[0006]图2B是示出根据一个实施方案的图1A所示的非易失性存储系统的部件的框图。
[0007]图3是一个实施方案的主机和存储系统的框图。
[0008]图4是示出每个单元的位数和窗噪比的示例的实施方案的图示。
[0009]图5是一个实施方案的正交振幅调制(quadrature amplitude modulation，QAM)映射的图。
[0010]图6A和图6B是用于修改QAM映射以进行非2的幂次方映射的实施方案的过程的图示。
[0011]图7是用于进行非2的幂次方映射的实施方案的修改后的QAM映射的图。
[0012]图8A和图8B是用于交替状态成形的实施方案的修改后的QAM映射的图。
[0013]图9A是映射器和解映射器位于存储系统的控制器中的实施方案的框图。
[0014]图9B是映射器和解映射器位于存储系统的存储器管芯中的实施方案的框图。
具体实施方式
[0015]以下实施方案通常涉及用于多单元映射的存储系统和方法。在一个实施方案中，呈现了一种存储系统，该存储系统包括存储器管芯和控制器，该控制器被配置为向存储器管芯提供数据以进行存储。存储器管芯包括多个存储器单元，每个存储器单元被配置为存储非2的幂次方的状态数。存储器管芯被进一步配置为使用非2的幂次方映射确定在多个存储器单元中存储数据的位置；并且将数据写入如通过映射确定的多个存储器单元中。在另一个实施方案中，提供了一种方法，该方法包括接收待存储在存储器管芯中的多个数据位；使用非2的幂次方映射将多个数据位映射到多个存储器单元；以及根据映射将多个存储器单元中的多个数据位存储在存储器管芯中。在又一个实施方案中，提供了一种存储系统，该存储系统包括存储器管芯以及用于使用非2的幂次方映射将多个数据位映射到多个存储器单元的装置，该存储器管芯包括多个存储器单元，每个存储器单元被配置为存储非2的幂次方的状态数。提供了其它实施方案，并且这些实施方案可单独或以组合方式使用。
[0016]现在转到附图，图1A至图1C示出了适用于实施这些实施方案的各方面的存储系统。图1A是示出根据本文所述的主题的一个实施方案的非易失性存储系统100(在本文中有时称为存储设备或仅称为设备)的框图。参考图1A，非易失性存储系统100包括控制器102和可由一个或多个非易失性存储器管芯104组成的非易失性存储器。如本文所述，术语管芯是指在单个半导体基板上形成的非易失性存储器单元的集合，以及用于管理那些非易失性存储器单元的物理操作的相关联的电路。控制器102与主机系统进行交互，并且将用于读取操作、编程操作和擦除操作的命令序列传输到非易失性存储器管芯104。
[0017]控制器102(其可以是非易失性存储器控制器(例如闪存、电阻随机存取存储器(ReRAM)、相变存储器(PCM)或磁阻随机存取存储器(MRAM)控制器))可采用以下形式：例如，处理电路、微处理器或处理器、以及存储可由(微)处理器执行的计算机可读程序代码(例如固件)的计算机可读介质、逻辑门、开关、专用集成电路(ASIC)、可编程逻辑控制器和嵌入式微控制器。控制器102可以配置有硬件和/或固件，以执行下文描述并且在流程图中示出的各种功能。另外，示出为在控制器内部的一些部件可也存储在控制器外部，并且可以使用其他部件。此外，短语“操作地与
…
通信”可能意味着直接或间接地(有线或无线)与一个或多个部件通信、通过一个或多个部件通信，其可在本文中示出或未示出。
[0018]如本文所用，非易失性存储器控制器是管理存储在非易失性存储器上的数据并且与主机诸如计算机或电子设备通信的设备。除了本文描述的特定功能外，非易失性存储器控制器可以具有各种功能。例如，非易失性存储器控制器可以对非易失性存储器进行格式化以确保存储器正在正确操作，标出坏的非易失性存储器单元，并且分配备用单元以替代将来的故障单元。备用单元中的一些部分可以用来容纳固件以操作非易失性存储器控制器并且实现其他特征。在操作中，当主机需要从非易失性存储器读取数据或向非易失性存储器写入数据时，它可与非易失性存储器控制器通信。如果主机提供要读取/写入数据的逻辑地址，那么非易失性存储器控制器可以将从主机接收的逻辑地址转换为非易失性存储器中的物理地址。(或者，主机可提供物理地址。)非易失性存储器控制器还可执行各种存储器管理功能，诸如但不限于损耗均衡(wear
‑
leveling)(分配写入以避免损耗否则将被重复写入的特定存储器单元块)和垃圾收集(在块已满之后，仅将有效的数据页移动到新的块，因此可以擦除并且重用完整块)。另外，用于权利要求书中所述的“装置”的结构可包括例如本文所述的控制器的结构中的一些或全部，这些结构被适当编程或制造，使得控制器操作以执行所述功能。
[0019]非易失性存储器管芯104可包括任何合适的非易失性存储介质，包括ReRAM、MRAM、PCM、NAND闪存存储器单元和/或NOR闪存存储器单元。存储器单元可以采用固态(例如，闪存)存储器单元的形式，并且可以是可一次编程、可数次编程或可多次编程的。存储器单元还可以是单级单元(SLC)、多级单元(MLC)、三级单元(TLC)、四级单元(QLC)，或者使用现在已知或之后开发的其它存储器单元级技术。另外，存储器单元可以二维方式或三维方式制造。
[0020]位于控制器102和非易失性存储器管芯104之间的接口可为任何合适的闪存接口，诸如切换模式200、400或800。在一个实施方案中，存储系统100可为基于卡的系统，诸如安全数字卡(SD)或微型安全数字(微型SD)卡(或USB、SSD等)。在另选的实施方案中，存储系统100可为嵌入式存储系统的部分。
[0021]虽然在图1A所示的示例中，非易失性存储系统100(本文有时称为存储模块)包括控制器102和非易失性存储器管芯104之间的单个信道，但是本文描述的主题不限于具有单个存储器信道。例如，在一些存储系统架构中(诸如图1B和图1C中所示的架构)，控制器和存储器设备之间根据控制器的能力可以存在2个、4个、8个或更多个存储器信道。在本文描述的任何实施方案中，即使在附图中示出单个信道，控制器和存储器管芯之间也可以存在超过一个单个信道。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储系统，所述存储系统包括：存储器管芯，所述存储器管芯包括多个存储器单元，每个存储器单元被配置为存储非2的幂次方的状态数；和控制器，所述控制器被配置为向所述存储器管芯提供数据以进行存储；其中所述存储器管芯被配置为：使用非2的幂次方映射确定在所述多个存储器单元中存储所述数据的位置；以及将所述数据写入如通过所述映射确定的所述多个存储器单元中。2.根据权利要求1所述的存储系统，其中将所述数据写入相邻的存储器单元中。3.根据权利要求1所述的存储系统，其中所述非2的幂次方映射包括修改后的正交振幅调制(QAM)映射。4.根据权利要求3所述的存储系统，其中通过以下操作对所述QAM映射进行修改：将所述QAM映射的一半反映在它的边缘上；以及将外部符号移动到所述修改后的QAM映射的右上角。5.根据权利要求3所述的存储系统，其中通过进行反射来增加所述QAM映射并且折叠外部符号，对所述QAM映射进行修改。6.根据权利要求3所述的存储系统，还包括对所述修改后的QAM映射执行状态成形。7.根据权利要求1所述的存储系统，其中所述确定由结合到所述存储器管芯的控制管芯执行。8.根据权利要求1所述的存储系统，其中非2的幂次方数是23。9.根据权利要求1所述的存储系统，其中所述存储器管芯包括三维存储器。10.一种方法，在具有包括多个存储器单元的存储器管芯的存储系统中，每个存储器单元被配置为存储非2的幂次方的级数，所述方法包括：接收待存储在所述存储器管芯中的多个数据位；使用非2的幂次方映射将所述多个...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：