半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，形成方法包括：在形成凹槽后，去除所述牺牲层，在叠层结构和凸起部之间、以及凹槽的下方形成通道，所述通道由所述绝缘层和所述凸起部围成；在所述通道内形成隔离层；在所述凹槽内形成源漏掺杂层，所述源漏掺杂层位于所述隔离层上；去除所述伪栅结构，形成栅极开口，暴露出所述叠层结构和所述绝缘层；通过所述栅极开口，去除所述占位层，形成通槽，所述通槽由相邻所述沟道层围成，或由所述沟道层与所述隔离层围成；在所述栅极开口和所述通槽内填充栅极结构，所述栅极结构包围所述沟道层，且所述栅极结构还位于所述隔离层的顶部且横跨所述隔离层。采用上述方案，能够降低器件的漏电流，提升半导体结构的性能。半导体结构的性能。半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。
[0003]为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate
‑
all
‑
around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。
[0004]但是，目前全包围栅极晶体管的性能仍有待提高。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，降低器件的漏电流，提升半导体结构的性能。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：衬底；多个凸起部，凸立于衬底上；隔离层，覆盖凸起部的顶面；沟道结构层，悬置于隔离层的上方，沟道结构层包括一个或多个间隔设置的沟道层，沟道层沿垂直于衬底表面的方向堆叠；绝缘层，在凸起部两侧的衬底上形成，同时覆盖凸起部和隔离层的侧壁；栅极结构，位于绝缘层上且横跨沟道结构层且包围所述沟道层，栅极结构还位于隔离层的顶部且横跨隔离层；源漏掺杂层，位于栅极结构的两侧的隔离层上且与沟道结构层中每个沟道层沿延伸方向的端部相接触。
[0007]相应地，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，包括衬底和多个凸出于衬底的凸起部，凸起部上自下而上依次形成有牺牲层和叠层结构，叠层结构包括一个或多个堆叠的沟道叠层，沟道叠层包括占位层和位于占位层上的沟道层；在凸起部两侧的衬底上形成同时覆盖凸起部和牺牲层的侧壁的绝缘层，使得绝缘层上方露出叠层结构；在绝缘层上形成横跨叠层结构的伪栅结构；在伪栅结构两侧的叠层结构中形成凹槽，凹槽位于牺牲层上；在形成凹槽后，去除牺牲层，在叠层结构和凸起部之间、以及凹槽的下方形成通道，通道由绝缘层和凸起部围成；在通道内形成隔离层；在凹槽内形成源漏掺杂层，源漏掺杂层位于隔离层上；去除伪栅结构，形成栅极开口，暴露出叠层结构和绝缘层；通过栅极开口，去除占位层，形成通槽，通槽由相邻沟道层围成，或由沟道层与隔离层围成；在栅极开口和通槽内填充栅极结构，栅极结构包围沟道层，且栅极结构还位于隔离层的顶部且横跨隔离层。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供的半导体结构中，在凸起部上设置有隔离层，从而沟道结构层
悬置于隔离层的上方，栅极结构还位于隔离层的顶部且横跨隔离层，且源漏掺杂层位于栅极结构的两侧的隔离层，相应地，通过隔离层实现了源漏掺杂层和凸起部之间的隔离、以及栅极结构与凸起部之间的隔离，有利于防止在源漏掺杂层和栅极结构下方的凸起部内形成寄生器件，进而有效地消除了在凸起部内的漏电通道，降低了器件的漏电流，提升了半导体结构的性能。
[0010]本专利技术实施例提供的半导体结构的形成方法中，在形成凹槽后，去除牺牲层，在叠层结构和凸起部之间、以及凹槽的下方形成通道，通道由绝缘层和凸起部围成，并且在通道内形成隔离层；之后在凹槽内形成源漏掺杂层，源漏掺杂层相应位于隔离层上；并且，去除占位层形成通槽，通槽相应地由相邻沟道层围成，或由沟道层与隔离层围成，在栅极开口和通槽内填充栅极结构的步骤中，栅极结构包围沟道层，且还位于隔离层的顶部且横跨隔离层。因此，通过隔离层，实现了源漏掺杂层和凸起部之间的隔离、以及栅极结构与凸起部之间的隔离，有利于防止在源漏掺杂层和栅极结构下方的凸起部内形成寄生器件，进而有效地消除了在凸起部内的漏电通道，降低了器件的漏电流，提升了半导体结构的性能。
附图说明
[0011]图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0012]图7至图8是本专利技术半导体结构一实施例的结构示意图；
[0013]图9至图29是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0014]由
技术介绍
可知，目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法分析半导体结构性能有待提高的原因。
[0015]图1至图6是一种半导体结构的形成方法中各步骤对应的局部结构示意图。具体地，图1至图6示出了沿沟道层延伸方向的剖面结构示意图。
[0016]参考图1，提供基底(图未示)，包括衬底(图未示)和多个凸立于衬底上的凸起部1，凸起部1上形成有叠层结构6，叠层结构6包括一个或多个沟道叠层2，沟道叠层2包括占位层12和位于占位层12上的沟道层3。
[0017]继续参考图1，在衬底上形成围绕凸起部1的绝缘层(图未示)，绝缘层露出叠层结构6。继续参考图1，在绝缘层上形成横跨叠层结构6的伪栅结构5。
[0018]参考图2，在伪栅结构5两侧的侧壁上形成栅极侧墙4。继续参考图2，在栅极侧墙4两侧的叠层结构6中形成凹槽8。
[0019]参考图3，沿沟道层3的延伸方向，去除凹槽8侧壁暴露出的部分厚度占位层12，形成内沟槽(图未示)。继续参考图3，在内沟槽(图未示)内填充内侧墙14。
[0020]参考图4，在凹槽8内形成源漏掺杂层15，源漏掺杂层15位于凸起部1上。
[0021]继续参考图4，在伪栅结构5两侧的绝缘层上形成层间介质层19，覆盖源漏掺杂层15。
[0022]参考图5，去除伪栅结构5，形成栅极开口16，暴露出叠层结构和绝缘层。通过栅极开口16，去除占位层12，形成通槽17，通槽17由相邻沟道层围成，或由沟道层3与凸起部1围
成。
[0023]参考图6，在栅极开口16和通槽17内填充栅极结构18，栅极结构18包围沟道层3。
[0024]半导体结构为全包围栅极晶体管，其中，源漏掺杂层15和凸起部1之间，以及栅极结构18与凸起部1之间相互接触，容易在源漏掺杂层15和栅极结构18下方的凸起部1内形成寄生器件，进而在凸起部1内形成漏电通道，导致半导体结构的漏电流过大，器件性能不佳。
[0025]为了解决技术问题，本专利技术实施例提供一种半导体结构，在凸起部上设置有隔离层，从而沟道结构层悬置于隔离层上方，栅极结构还位于隔离层的顶部且横跨隔离层，且源漏掺杂层位于栅极结构的两侧的隔离层，相应地，通过隔离层，实现了源漏掺杂层和凸起部之间的隔离、以及栅极结构与凸起部之间的隔离，有利于防止在源漏掺杂层和栅极结构下方的凸起部内形成寄生器件，进而有效地消除了在凸起部内的漏电通道，降低了器件的漏电流，提升了半导体结构的性能。
[0026]为了解决技术问题，本专利技术实施例还提供一种半导体结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；多个凸起部，凸立于所述衬底上；隔离层，覆盖所述凸起部的顶面；沟道结构层，悬置于所述隔离层的上方，所述沟道结构层包括一个或多个间隔设置的沟道层，所述沟道层沿垂直于衬底表面的方向堆叠；绝缘层，在所述凸起部两侧的衬底上形成，同时覆盖所述凸起部和所述隔离层的侧壁；栅极结构，位于所述绝缘层上且横跨所述沟道结构层且包围所述沟道层，所述栅极结构还位于所述隔离层的顶部且横跨所述隔离层；源漏掺杂层，位于所述栅极结构的两侧的隔离层上且与所述沟道结构层中每个沟道层沿延伸方向的端部相接触。2.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括：第一部分，位于所述隔离层和与所述隔离层相邻的沟道层之间，或者，位于所述沟道结构层中的相邻沟道层之间；第二部分，横跨所述沟道结构层；所述半导体结构还包括：内侧墙，位于所述第一部分的侧壁上且露出所述沟道结构层中每个沟道层的端部；栅极侧墙，位于所述第二部分的侧壁上且暴露出所述沟道结构层中每个沟道层的端部。3.如权利要求2所述的半导体结构，其特征在于，所述内侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种；所述栅极侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。4.如权利要求1所述的半导体结构，其特征在于，所述隔离层包括：第一隔离层，位于所述凸起部的顶部与所述栅极结构的底部之间；第二隔离层，位于所述栅极结构两侧的所述凸起部上。5.如权利要求1所述的半导体结构，其特征在于，所述衬底的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述凸起部的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述隔离层的材料包括氧化硅、氮氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种；所述沟道结构层的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述绝缘层的材料包括氧化硅、氮氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。6.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括栅介质层和位于所述栅介质层上的栅电极层。7.如权利要求6所述的半导体结构，其特征在于，所述栅介质层的材料包括氧化硅、掺氮氧化硅、HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3和Al2O3中的一种或多种；所述栅电极层的材料包括TiN、TaN、Ti、Ta、TiAL、TiALC、TiSiN、W、Co、Al、Cu、Ag、Au、Pt
和Ni中的一种或多种。8.如权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：层间介质层，位于所述隔离层上且覆盖所述栅极侧墙的侧壁以及所述源漏掺杂层。9.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括衬底和多个凸出于所述衬底的凸起部，所述凸起部上自下而上依次形成有牺牲层和叠层结构，所述叠层结构包括一个或多个堆叠的沟道叠层，所述沟道叠层包括占位层和位于所述占位层上的沟道层；在所述凸起部两侧的衬底上形成同时覆盖所述凸起部和牺牲层的侧壁的绝缘层，使得所述绝缘层上方露出所述叠层结构；在所述绝缘层上形成横跨所述叠层结构的伪栅结构；在所述伪栅结构两侧的叠层结构中形成凹槽，所述凹槽位于所述牺牲层上；在形成所述凹槽后，去除所述牺牲层，在所述叠层结构和所述凸起部之间、以及所述凹槽的下方形成通道，所述通道由所述绝缘层和所述凸起部围成；在所述通道内形成...

【专利技术属性】
技术研发人员：武咏琴，
申请(专利权)人：北方集成电路技术创新中心北京有限公司，
类型：发明
国别省市：