【技术实现步骤摘要】
半导体结构及其制备方法
[0001]本专利技术涉及半导体
，尤其是涉及一种半导体结构及其制备方法。
技术介绍
[0002]随着半导体集成电路器件特征尺寸的不断缩小，DRAM(动态随机存储器)制程技术到20nm左右，对于制程的制作工艺需要更高的要求。在DRAM的array(存储阵列)工艺过程中，由于制程尺寸的不断缩小，工艺技术的进步，对于绝缘层的绝缘性能也在不断提升。
[0003]现有的电容接触孔结构中，通过采用导电介质填充到接触孔中，相邻的两个接触孔之间通过氮化硅起到间隔作用，为了减小导电介质间产生寄生电容，需要增加大氮化硅的厚度来实现，导致接触孔的尺寸减小，电容与有源区之间的导通率会受到影响。
[0004]因此，在保持电容与有源区导通率的情况下，如何增加电容节点接触间电阻，减小电介质间产生寄生电容，是当前亟待解决的问题。
技术实现思路
[0005]本专利技术的目的在于提供一种半导体结构及其制备方法，以解决如何在保持电容与有源区导通率的情况下，增加电容节点接触间电阻，减小电介质间产生寄生
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；字线结构，所述字线结构在所述衬底上沿第一方向延伸且在第二方向间隔排布，所述第二方向与所述第一方向垂直；间隔结构，所述间隔结构位于所述字线结构上方，所述间隔结构包括第一间隔层和空气间隙，所述第一间隔层设置在所述间隔结构的底部，所述空气间隙设置在所述第一间隔层的上方，在第二方向上，所述空气间隙位于所述第一间隔层之间；以及，接触插塞，设置在所述间隔结构之间。2.根据权利要求1所述的半导体结构，其特征在于，所述字线结构包括栅介质层和栅电极；所述栅介质层位于衬底的沟槽的侧壁，所述栅电极位于所述栅介质层内；所述第一间隔层位于所述栅介质层的上方，且在第二方向上，所述第一间隔层位于所述栅电极的两侧。3.根据权利要求1所述的半导体结构，其特征在于，所述空气间隙至少包括两个，且在第二方向间隔排布；所述第一间隔层至少包括两个，且在第二方向间隔排布。4.根据权利要求3所述的半导体结构，其特征在于，在第二方向上，至少两个所述空气间隙位于两个所述第一间隔层之间。5.根据权利要求4所述的半导体结构，其特征在于，所述间隔结构包括氮化硅，所述第一间隔层包括氧化硅，所述间隔结构的底部形成NON结构。6.根据权利要求1
‑
5任一项所述的半导体结构，其特征在于，所述接触插塞包括依次设置在所述衬底上的第一导电结构和第二导电结构。7.根据权利要求6所述的半导体结构，其特征在于，所述第一导电结构包括多晶硅；所述第二导电结构包括金属钨和/或金属钛。8.根据权利要求6所述的半导体结构，其特征在于，所述第一导电结构的表面与所述第一间隔层的表面平齐；所述第二导电结构的表面与所述空气间隙的表面平齐。9.一种半导体结构的制备方法，其特征在于，包括：提供衬底；所述衬底上形成有沿第一方向延伸且在第二方向间隔排布的字线结构，所述第二方向与所述第一方向垂直；在所述字线结构的上方形成间隔结构，所述间隔结构包括第一间隔层和空气间隙，所述第一间隔层设置在所述间隔结构的底部，所述空气间隙设置在所述第一间隔层的上方，在第二方向上，所述空气间隙位于所述第一间隔层之间；在所述间隔结构之间形成接触插塞。10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述在所述字线结构的上方形成间隔结构，包括：在字线结构之间形成台阶状的绝缘结构，所述绝缘结构之间形成第一开口，所述第一开口包括上部和下部，所述第一开口上部的宽度小于所述第一开口下部的宽度；在所述第一开口内依次沉积第一介质层和间隙层，其中，所述第一介质层填充所述第一开口下部并覆盖所述第一开口上部的侧壁，所述间隙层覆盖所述第一开口上部侧壁的第一介质层的侧壁；沉积第二介质层，所述第二介质层填充所述第一开口上部；
去除所述间隙层，形成空气间隙。11.根据权利要求10所述的半导体结构的制备方法，其特征在于，形成空气间隙之后还包括：形成密封层，所述密封层覆盖所述空气间隙和第二介质层的上方，将所述空气间隙封口；以密封层为掩膜，刻蚀所述绝...
【专利技术属性】
技术研发人员：程明，李冉，孙正庆，金星，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。