一种动态存储器及其制作方法、存储装置制造方法及图纸

本申请提供一种动态存储器及其制作方法、存储装置，动态存储器包括衬底和层叠的设置在衬底上的多个存储阵列，存储阵列包括多个阵列排布的存储单元，存储单元包括晶体管和电容。动态存储器的字线位于晶体管的栅极处并与晶体管连接，位线贯穿多个存储单元，多个存储单元中的晶体管通过位线连接。通过将包括多个存储单元的存储阵列层叠设置，形成了具有立体结构的动态存储器，在提高了动态存储器存储容量的同时，使得存储单元的结构布局更加紧凑。另一方面，通过使位线贯穿多个存储单元，多个层叠设置的晶体管通过一个位线即可实现连接，由此简化了动态存储器的结构和制作工艺。此简化了动态存储器的结构和制作工艺。此简化了动态存储器的结构和制作工艺。

【技术实现步骤摘要】
一种动态存储器及其制作方法、存储装置


[0001]本申请涉及半导体器件
，具体而言，本申请涉及一种动态存储器及其制作方法、存储装置。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，和静态存储器相比，DRAM存储器具有结构较为简单、制造成本较低、容量密度较高的优点，随着技术的发展，DRAM存储器越来越广泛地被应用于服务器、智能手机、个人电脑等电子装置之中。
[0003]DRAM存储器通常包括多个存储单元，为了提高DRAM存储器的存储容量，需要增加存储单元的数量。然而，增加存储单元的数量又占用较大的面积，使得结构不够紧凑，不利于器件的集成。

技术实现思路

[0004]本申请针对现有方式的缺点，提出一种动态存储器及其制作方法，用以解决现有技术中DRAM存储器存在的占用面积较大的问题。
[0005]第一个方面，本申请实施例提供了一种动态存储器，包括衬底和层叠的设置在所述衬底上的多个存储阵列，所述存储阵列包括多个阵列排布的存储单元，所述存储单元包括：
[0006]晶体管，包括半导体层，所述半导体层包括源极、漏极以及位于所述源极和所述漏极之间的沟道，所述晶体管还包括栅极；
[0007]电容，与所述晶体管电连接，所述电容位于所述晶体管的漏极处；
[0008]字线，位于所述栅极处，所述字线与所述晶体管电连接；
[0009]所述动态存储器还包括位线，所述位线贯穿所述多个存储单元中晶体管的半导体层，所述位线位于所述源极处，所述多个存储单元中的晶体管通过所述位线电连接。
[0010]可选的，所述电容包括位于所述漏极处的内电极、介质层和外电极，所述内电极、所述介质层和所述外电极均围绕所述半导体层的漏极，所述内电极、所述介质层和所述外电极沿远离所述半导体层的方向依次分布。
[0011]可选的，相邻两层所述存储阵列中所述存储单元的电容共用所述外电极。
[0012]可选的，所述晶体管包括栅极和栅绝缘层，所述栅极和所述栅绝缘层围绕所述半导体层，所述栅极和所述栅绝缘层沿远离所述半导体层的方向依次分布。
[0013]可选的，在同一层存储阵列中，至少两个所述晶体管共用位线。
[0014]可选的，所述半导体层的材料包括外延单晶硅或其他四族半导体材料；和/或，所述位线的材料包括钨。
[0015]第二个方面，本申请实施例提供了一种存储装置，包括本申请实施例中的动态存储器。
[0016]第三个方面，本申请实施例提供了一种动态存储器的制作方法，包括：
[0017]提供一衬底；
[0018]在所述衬底的一侧制作多个晶体管，所述晶体管包括半导体层，所述半导体层包括源极和漏极，以及位于所述源极和所述漏极之间的沟道；
[0019]在所述半导体层的栅极处制作字线，所述字线与所述晶体管电连接；
[0020]在所述半导体层的漏极处依次制作环绕所述半导体层的内电极层、介质层和外电极层，以形成电容；
[0021]在所述半导体层的源极处制作位线，并使所述位线贯穿多个所述半导体层，多个所述晶体管通过所述位线电连接。
[0022]可选的，所述在所述衬底的一侧制作多个晶体管，包括：
[0023]在所述衬底的一侧制作多个半导体层，所述半导体层包括相对设置的源极和漏极；
[0024]依次制作环绕所述半导体层的栅绝缘层、栅极和层间绝缘层，所述栅绝缘层、所述栅极、所述层间绝缘层和所述半导体层构成晶体管。
[0025]可选的，所述在所述衬底的一侧制作多个半导体层，包括：
[0026]通过外延生长工艺在衬底的一侧层叠地制作多层超晶格薄膜，每一层超晶格薄膜包括依次层叠设置的牺牲层和半导体层；
[0027]对多层所述牺牲层和多层所述半导体层进行刻蚀，以形成多个间隔设置的半导体层；
[0028]对所述牺牲层位于所述半导体层两端的部分进行刻蚀，以形成沟槽；
[0029]通过沉积工艺在所述半导体层的两端制作支撑层，并使所述支撑层填充沟槽；
[0030]去除所述半导体层之间的牺牲层。
[0031]本申请实施例提供的技术方案带来的有益技术效果包括：
[0032]本申请实施例中的动态存储器包括衬底和层叠的设置在衬底上的多个存储阵列，存储阵列包括多个阵列排布的存储单元。存储单元包括晶体管和电容，电容与晶体管电连接，电容位于晶体管的漏极处。动态存储器还包括字线和位线，字线位于晶体管的栅极处并与晶体管电连接，位线贯穿多个存储单元中晶体管的半导体层，位线位于源极处，多个存储单元中的晶体管通过位线电连接。通过将包括多个存储单元的存储阵列层叠设置，形成了具有立体结构的动态存储器，在提高了动态存储器存储容量的同时，避免了将存储单元设置在同一个平面上时造成动态存储器的面积过大，使得存储单元的结构布局更加紧凑，在提高了存储密度的同时更加有利于器件的集成。另一方面，通过使位线贯穿多个存储单元中晶体管的半导体层，多个层叠设置的晶体管通过一个位线即可实现电连接，由此简化了动态存储器的结构和制作工艺。
[0033]本申请实施例的优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
[0034]本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
[0035]图1为本申请实施例提供的动态存储器的俯视结构示意图；
[0036]图2为图1中截面AA处的结构示意图；
[0037]图3为图1中截面BB处的结构示意图；
[0038]图4为图3中截面CC处的结构示意图；
[0039]图5为图3中截面DD处的结构示意图；
[0040]图6为本申请实施例提供的动态存储器的制作流程示意图；
[0041]图7a至图7j为本申请实施例提供的制作动态存储器的不同过程的结构示意图。
[0042]图中：
[0043]10
‑
动态存储器；11
‑
衬底；12
‑
存储阵列；120
‑
存储单元；
[0044]121
‑
晶体管；123
‑
字线；124
‑
位线；125
‑
栅极；126
‑
栅绝缘层；127
‑
电容；1271
‑
内电极；1272
‑
介质层；1273
‑
外电极；128
‑
层间绝缘层；
[0045]20
‑
超晶格薄膜；21
‑
牺牲层；22
‑
半导体层；23
‑
沟槽；24
‑
支撑层；25
‑
通孔；
[0046]31
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态存储器，其特征在于，包括衬底和层叠的设置在所述衬底上的多个存储阵列，所述存储阵列包括多个阵列排布的存储单元，所述存储单元包括：晶体管，包括半导体层，所述半导体层包括源极、漏极以及位于所述源极和所述漏极之间的沟道，所述晶体管还包括栅极；电容，与所述晶体管电连接，所述电容位于所述晶体管的漏极处；字线，位于所述栅极处，所述字线与所述晶体管电连接；所述动态存储器还包括位线，所述位线贯穿所述多个存储单元中晶体管的半导体层，所述位线位于所述源极处，所述多个存储单元中的晶体管通过所述位线电连接。2.根据权利要求1所述的动态存储器，其特征在于，所述电容包括位于所述漏极处的内电极、介质层和外电极，所述内电极、所述介质层和所述外电极均围绕所述半导体层的漏极，所述内电极、所述介质层和所述外电极沿远离所述半导体层的方向依次分布。3.根据权利要求2所述的动态存储器，其特征在于，相邻两层所述存储阵列中所述存储单元的电容共用所述外电极。4.根据权利要求1所述的动态存储器，其特征在于，所述晶体管包括栅极和栅绝缘层，所述栅极和所述栅绝缘层围绕所述半导体层，所述栅极和所述栅绝缘层沿远离所述半导体层的方向依次分布。5.根据权利要求1所述的动态存储器，其特征在于，在同一层存储阵列中，至少两个所述晶体管共用位线。6.根据权利要求1至5中任一项所述的动态存储器，其特征在于，所述半导体层的材料包括外延单晶硅或其他四族半导体材料；和/或，所述位线的材料包括钨。7...

【专利技术属性】
技术研发人员：王祥升，王桂磊，赵超，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：