半导体存储器装置制造方法及图纸

提供了一种半导体存储器装置。所述半导体存储器装置包括：堆叠件，包括垂直地堆叠在基底上的层组，层组中的每个包括字线、下沟道层、上沟道层以及电连接到下沟道层和上沟道层的数据存储元件；和位线，在堆叠件的一侧处，位线垂直地延伸，其中，位线包括：连接到层组中的每个的下沟道层和上沟道层的突出部，每个层组的字线在平行于基底的顶表面的第一方向上延伸，并且每个层组的字线夹在层组的下沟道层与上沟道层之间。沟道层之间。沟道层之间。

【技术实现步骤摘要】
半导体存储器装置
[0001]本专利申请要求于2021年11月12日在韩国知识产权局提交的第 10
‑
2021
‑
0155938号韩国专利申请的优先权，所述韩国专利申请的全部内容通过引用包含于此。


[0002]实施例涉及半导体装置和制造半导体装置的方法。

技术介绍

[0003]半导体装置的更高集成可帮助满足对优异性能和廉价价格的消费者需求。在半导体装置的情况下，集成是确定产品价格的重要因素，并且增加的集成可以是可期望的。在二维或平面半导体装置的情况下，它们的集成可主要通过由单位存储器单元占据的面积来确定，并且集成可极大地受精细图案成形技术的水平影响。

技术实现思路

[0004]实施例可通过提供一种半导体存储器装置来实现，半导体存储器装置包括：堆叠件，包括垂直地堆叠在基底上的层组，层组中的每个包括字线、下沟道层、上沟道层以及电连接到下沟道层和上沟道层的数据存储元件；和位线，在堆叠件的一侧处，位线垂直地延伸，其中，位线包括：连接到层组中的每个的下沟道层和上沟道层的突出部，每个层组的字线在平行于基底的顶表面的第一方向上延伸，并且每个层组中的字线夹在层组的下沟道层与上沟道层之间。
[0005]实施例可通过提供一种半导体存储器装置来实现，半导体存储器装置包括：堆叠件，包括垂直地堆叠在基底上的层组，层组中的每个包括字线、下沟道层、上沟道层以及电连接到下沟道层和上沟道层的数据存储元件；和位线，在堆叠件的一侧处，位线垂直地延伸，其中，在层组中的每个中，上沟道层和下沟道层彼此垂直地分离，层组中的每个的字线在下沟道层与上沟道层之间水平地延伸，层组中的每个的下沟道层和上沟道层电连接到位线，层组包括：顺序地堆叠的第一层组和第二层组，并且第一层组的下沟道层与第一层组的上沟道层之间的第一垂直距离不同于第一层组的上沟道层与第二层组的下沟道层之间的第二垂直距离。
[0006]实施例可通过提供一种半导体存储器装置来实现，半导体存储器装置包括：堆叠件，包括垂直地堆叠在基底上的层组，层组中的每个包括存储器单元晶体管和电连接到存储器单元晶体管的数据存储元件；和位线，在堆叠件的一侧处，位线垂直地延伸，其中，位线将层组的堆叠的存储器单元晶体管彼此电连接，层组中的每个的存储器单元晶体管包括：下沟道层，在位线与数据存储元件之间；上沟道层，在位线与数据存储元件之间，上沟道层与下沟道层垂直地分离；字线，位于下沟道层与上沟道层之间，层组中的每个的字线包括：栅极部，夹在下沟道层与上沟道层之间并且与下沟道层和上沟道层叠置的；和连接部，连接彼此相邻的栅极部，并且如在相同方向上测量，栅极部的宽度大于连接部的宽度。
附图说明
[0007]通过参照附图详细描述示例性实施例，特征对于本领域技术人员将是显而易见的，在附图中：
[0008]图1是根据实施例的三维半导体存储器装置的单元阵列的电路图。
[0009]图2是根据实施例的三维半导体存储器装置的透视图。
[0010]图3是沿图2的线A
‑
A'截取的截面图。
[0011]图4A至图4C是图2的数据存储元件的一些示例的平面图。
[0012]图5、图6和图7是透视图，每个透视图示出根据实施例的三维半导体存储器装置。
[0013]图8是根据实施例的三维半导体存储器装置的平面图。
[0014]图9A至图9H是分别沿图8的线A
‑
A'、B
‑
B'、C
‑
C'、D
‑
D'、E
‑
E'、F
‑
F'、 G
‑
G'和H
‑
H'截取的截面图。
[0015]图10、图12、图14、图16、图18、图20、图22、图24、图26、图28、图30、图32、图34、图36、图38、图40、图42和图44是根据实施例的制造三维半导体存储器装置的方法中的阶段的平面图。
[0016]图11A、图13A、图15A、图17A、图19A、图21A、图23A、图25A、图27A、图29A、图31A、图33A、图35A、图37A、图39A、图41A、图 43A和图45A分别是沿图10、图12、图14、图16、图18、图20、图22、图24、图26、图28、图30、图32、图34、图36、图38、图40、图42和图44的线A
‑
A'截取的截面图。
[0017]图11B、图13B、图15B、图17B、图19B、图21B、图23B、图25B、图27B、图29B、图31B、图33B、图35B、图37B、图39B、图41B、图43B 和图45B分别是沿图10、图12、图14、图16、图18、图20、图22、图24、图26、图28、图30、图32、图34、图36、图38、图40、图42和图44的线B
‑
B'截取的截面图。
[0018]图11C、图13C、图15C、图17C、图19C、图21C、图23C、图25C、图27C、图29C、图31C、图33C、图35C、图37C、图39C、图41C、图43C 和图45C分别是沿图10、图12、图14、图16、图18、图20、图22、图24、图26、图28、图30、图32、图34、图36、图38、图40、图42和图44的线C
‑
C'截取的截面图。
[0019]图11D、图13D、图15D、图17D、图19D、图21D、图23D、图25D、图27D、图29D、图31D、图33D、图35D、图37D、图39D、图41D、图 43D和图45D分别是沿图10、图12、图14、图16、图18、图20、图22、图24、图26、图28、图30、图32、图34、图36、图38、图40、图42和图44的线D
‑
D'截取的截面图。
[0020]图11E、图13E、图15E、图17E、图19E、图21E、图23E、图25E、图27E、图29E、图31E、图33E、图35E、图37E、图39E、图41E、图43E 和图45E分别是沿图10、图12、图14、图16、图18、图20、图22、图24、图26、图28、图30、图32、图34、图36、图38、图40、图42和图44的线E
‑
E'截取的截面图。
具体实施方式
[0021]图1是根据实施例的三维半导体存储器装置的单元阵列的电路图。
[0022]参照图1，三维半导体存储器装置可包括单元阵列CA，单元阵列CA包括多个子单元阵列SCA。子单元阵列SCA可被布置在第一方向D1上。
[0023]子单元阵列SCA中的每个可包括多条位线BL、多条字线WL和多个存储器单元晶体管MCT。存储器单元晶体管MCT中的每个可在字线WL中的对应一条与位线BL中的对应一条之间。
[0024]位线BL中的每条可以是在垂直于基底的方向(即，第三方向D3)上(例如，纵向地)延伸的导电图案(例如，金属线)。每本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：堆叠件，包括：垂直地堆叠在基底上的层组，层组中的每个包括字线、下沟道层、上沟道层以及电连接到下沟道层和上沟道层的数据存储元件；和位线，在堆叠件的一侧处，位线垂直地延伸，其中：位线包括：连接到每个层组的下沟道层和上沟道层的突出部，每个层组的字线在平行于基底的顶表面的第一方向上延伸，并且每个层组的字线夹在层组的下沟道层与上沟道层之间。2.根据权利要求1所述的半导体存储器装置，其中：下沟道层和上沟道层中的每个具有第一端部和第二端部，位线连接到下沟道层和上沟道层的第一端部，并且数据存储元件连接到下沟道层和上沟道层的第二端部。3.根据权利要求1所述的半导体存储器装置，其中：层组中的每个的字线包括：栅极部，夹在下沟道层与上沟道层之间并且与下沟道层和上沟道层叠置；和连接部，连接在第一方向上彼此相邻的栅极部，并且在相同的方向上，栅极部的宽度大于连接部的宽度。4.根据权利要求1所述的半导体存储器装置，其中：层组包括顺序地堆叠的第一层组和第二层组，并且第一层组的下沟道层与第一层组的上沟道层之间的第一垂直距离不同于第一层组的上沟道层与第二层组的下沟道层之间的第二垂直距离。5.根据权利要求1至4中的任意一项所述的半导体存储器装置，其中，层组中的每个的下沟道层和上沟道层各自包括：非晶氧化物半导体材料或二维半导体材料。6.根据权利要求1至4中的任意一项所述的半导体存储器装置，其中，位线还包括：在位线的最高水平处的垫，焊盘连接到位线接触件。7.根据权利要求1至4中的任意一项所述的半导体存储器装置，其中，层组中的每个的数据存储元件包括：第一电极，共同连接到下沟道层和上沟道层；第二电极，在第一电极上；和介电层，在第一电极与第二电极之间。8.根据权利要求1至4中的任意一项所述的半导体存储器装置，其中：层组的字线延伸到基底的连接区域，层组的字线分别包括：连接区域上的焊盘部，焊盘部在连接区域上共同形成阶梯结构，并且阶梯结构被配置为：从顶部至底部顺序地暴露焊盘部。9.根据权利要求8所述的半导体存储器装置，其中，在相同的垂直方向上，每个焊盘部的厚度大于每条字线的其它部分的厚度。10.根据权利要求1至4中的任意一项所述的半导体存储器装置，还包括：外围电路层，在基底与堆叠件之间；和
穿透接触件，将字线和位线中的至少一者电连接到外围电路层。11.一种半导体存储器装置，包括：堆叠件，包括：垂直地堆叠在基底上的层组，层组中的每个包括字线、下沟道层、上沟道层以及电连接到下沟道层和上沟道层的数据存储元件；和位线，在堆叠件的一侧处，位线垂直地延伸，其中：在层组中的每个中，上沟道层和下沟道层彼此垂直地分离，层组中的每个的字线在下沟道层...

【专利技术属性】
技术研发人员：李基硕，金根楠，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：