半导体装置及其制造方法制造方法及图纸

提供一种半导体装置及其制造方法。半导体装置包括衬底，衬底包括单元区和外围区。着陆焊盘和接触插塞分别在单元区和外围区上。第一填料图案填充所述着陆焊盘之间以及所述接触插塞之间的区域。外部空隙在所述第一填料图案中，并且包括分别在单元区和外围区上的第一外部空隙和第二外部空隙。第二填料图案覆盖所述第一填料图案和所述接触插塞，并且填充所述第二外部空隙的至少一部分。内部空隙位于所述第二外部空隙中，并且由所述第二填料图案包围。第一填料图案和第二填料图案包括相同的材料。在单元区上，第二填料图案的至少一部分的位置低于着陆焊盘的顶表面的位置，并且第二填料图案的底表面通过第一外部空隙部分暴露出来。案的底表面通过第一外部空隙部分暴露出来。案的底表面通过第一外部空隙部分暴露出来。

【技术实现步骤摘要】
半导体装置及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年9月16日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0123994的优先权，该申请的公开以引用方式全文并入本文中。


[0003]本公开涉及一种半导体装置及其制造方法，并且具体地说，涉及一种包括设置在着陆焊盘之间和接触插塞之间的填料图案的半导体装置及其制造方法。

技术介绍

[0004]半导体装置由于其体积小、多功能能力和成本效益，在电子行业中变得越来越重要。半导体装置可分为用于存储数据的半导体存储器装置、用于处理数据的半导体逻辑装置以及包括存储器和逻辑元件两者的混合半导体装置。
[0005]随着电子装置高速和低功耗的近期趋势，嵌入电子装置中的半导体装置也应提供高工作速度和/或低工作电压。因此，对具有高集成密度的半导体装置的需求增加。然而，半导体装置的集成密度的增加会导致制造半导体装置的过程中的复杂性或故障率的增加。例如，半导体装置的集成密度越高，半导体装置的生产良率和操作特性就越低本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：衬底，其包括单元区和外围区；着陆焊盘，其设置在所述单元区上，并且在平行于所述衬底的顶表面并且彼此不平行的第一方向和第二方向上彼此间隔开；接触插塞，其设置在所述外围区上并且在所述第一方向和所述第二方向上彼此间隔开；第一填料图案，其布置为填充所述着陆焊盘之间以及所述接触插塞之间的区域；外部空隙，其设置在所述第一填料图案中，所述外部空隙包括所述单元区上的第一外部空隙和所述外围区上的第二外部空隙；第二填料图案，其布置为覆盖所述第一填料图案和所述接触插塞，并且填充所述第二外部空隙的至少一部分；以及内部空隙，其位于所述第二外部空隙中，并且由所述第二填料图案包围，其中，所述第一填料图案包括与所述第二填料图案的材料相同的材料，所述单元区上的所述第二填料图案的至少一部分位于比所述着陆焊盘的顶表面更低的水平高度，并且所述单元区上的所述第二填料图案的底表面的一部分通过所述第一外部空隙暴露出来。2.根据权利要求1所述的半导体装置，还包括设置在所述第二填料图案上的上绝缘图案，其中，所述上绝缘图案的一部分布置为填充所述内部空隙的至少一部分。3.根据权利要求1所述的半导体装置，其中，所述第一填料图案和所述第二填料图案包括氮化硅。4.根据权利要求1所述的半导体装置，其中，设置在所述单元区上的所述第二填料图案的顶表面位于比设置在所述外围区上的所述第二填料图案的顶表面更低的水平高度。5.根据权利要求1所述的半导体装置，其中，所述第二填料图案还包括突出部分，所述突出部分设置在所述单元区上，并且位于比所述着陆焊盘的所述顶表面的水平高度更高的水平高度。6.根据权利要求1所述的半导体装置，还包括覆盖所述第二填料图案的蚀刻停止图案。7.根据权利要求6所述的半导体装置，其中，所述蚀刻停止图案包括SiBN。8.根据权利要求6所述的半导体装置，其中，所述单元区上的所述蚀刻停止图案的顶表面位于比所述外围区上的所述蚀刻停止图案的顶表面的水平高度更低的水平高度处。9.根据权利要求6所述的半导体装置，其中，所述外围区上的所述蚀刻停止图案的一部分布置为填充所述内部空隙的至少一部分。10.根据权利要求1所述的半导体装置，其中，所...

【专利技术属性】
技术研发人员：金奈映，金成浩，金熏敏，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：