缓启动电路、低压差线性稳压器、芯片及电子设备制造技术

本公开的实施例提供一种缓启动电路、低压差线性稳压器、芯片及电子设备。该缓启动电路包括：第一和第二电流源电路、第一和第二储能电路及运算放大器。第一电流源电路在来自第一电压端的第一电压的控制下生成第一电流，并经由第一节点向第一储能电路提供第一电流。第一储能电路存储来自第一电流的电荷以生成斜坡信号。运算放大器的第一输入端耦接第一节点。运算放大器的第二输入端耦接第二节点。运算放大器的输出端耦接第二电流源电路。第二电流源电路在运算放大器的输出信号和来自参考电压端的参考电压的控制下生成第二电流，并经由第二节点向第二储能电路提供第二电流。第二储能电路存储来自第二电流的电荷以在第二节点处生成缓启动信号。生成缓启动信号。生成缓启动信号。

【技术实现步骤摘要】
缓启动电路、低压差线性稳压器、芯片及电子设备


[0001]本公开的实施例涉及集成电路
，具体地，涉及缓启动电路、低压差线性稳压器、芯片及电子设备。

技术介绍

[0002]低压差线性稳压器(Low Dropout Regulator，简称LDO)被广泛应用于集成电路中，用于提供集成电路内部所需的电源电压。在LDO的启动阶段，期望LDO内部环路缓慢建立，以免LDO的输出产生较大的浪涌电流。因此，在LDO中可设置缓启动电路以帮助LDO缓慢启动。

技术实现思路

[0003]本文中描述的实施例提供了一种缓启动电路、低压差线性稳压器、芯片及电子设备。
[0004]根据本公开的第一方面，提供了一种缓启动电路。该缓启动电路包括：第一电流源电路、第二电流源电路、第一储能电路、第二储能电路、以及运算放大器。其中，第一电流源电路被配置为在来自第一电压端的第一电压的控制下生成第一电流，并经由第一节点向第一储能电路提供第一电流。第一储能电路被配置为存储来自第一电流的电荷以生成斜坡信号。运算放大器的第一输入端耦接第一节点。运算放大器的第二输入端耦接第二节点。运算放大器的输出端耦接第二电流源电路。第二电流源电路被配置为在运算放大器的输出信号和来自参考电压端的参考电压的控制下生成第二电流，并经由第二节点向第二储能电路提供第二电流。第二储能电路被配置为存储来自第二电流的电荷以在第二节点处生成缓启动信号。
[0005]在本公开的一些实施例中，第一电流源电路包括：第一晶体管。其中，第一晶体管的控制极耦接偏置电压端。第一晶体管的第一极耦接第一电压端。第一晶体管的第二极耦接第一节点。
[0006]在本公开的一些实施例中，第二电流源电路包括：第二晶体管。其中，第二晶体管的控制极耦接运算放大器的输出端。第二晶体管的第一极耦接参考电压端。第二晶体管的第二极耦接第二节点。
[0007]在本公开的一些实施例中，第一储能电路包括：第一电容器。其中，第一电容器的第一端耦接第一节点。第一电容器的第二端耦接第二电压端。
[0008]在本公开的一些实施例中，第二储能电路包括：第二电容器。其中，第二电容器的第一端耦接第二节点。第二电容器的第二端耦接第二电压端。
[0009]在本公开的一些实施例中，运算放大器的第一输入端是反相输入端。运算放大器的第二输入端是同相输入端。
[0010]根据本公开的第二方面，提供了一种缓启动电路。该缓启动电路包括：第一晶体管、第二晶体管、第一电容器、第二电容器、以及运算放大器。其中，第一晶体管的控制极耦
接偏置电压端。第一晶体管的第一极耦接第一电压端。第一晶体管的第二极耦接运算放大器的反相输入端和第一电容器的第一端。第二晶体管的控制极耦接运算放大器的输出端。第二晶体管的第一极耦接参考电压端。第二晶体管的第二极耦接运算放大器的同相输入端和第二电容器的第一端。第一电容器的第二端耦接第二电压端。第二电容器的第二端耦接第二电压端。
[0011]根据本公开的第三方面，提供了一种低压差线性稳压器。该低压差线性稳压器包括：根据本公开的第一方面或第二方面所述的缓启动电路。
[0012]根据本公开的第四方面，提供了一种芯片。该芯片包括根据本公开的第三方面所述的低压差线性稳压器。
[0013]根据本公开的第五方面，提供了一种电子设备。该电子设备包括根据本公开的第四方面所述的芯片。
附图说明
[0014]为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：
[0015]图1是一种缓启动电路与低压差线性稳压器的示例性电路图；
[0016]图2是图1所示的低压差线性稳压器的等效电路图；
[0017]图3是用于图1所示的低压差线性稳压器的一些信号的时序图；
[0018]图4是根据本公开的实施例的缓启动电路的示意性框图；
[0019]图5是图4所示的实施例的缓启动电路与低压差线性稳压器的示例性电路图；以及
[0020]图6是用于图5所示的低压差线性稳压器的一些信号的时序图。
[0021]在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。
具体实施方式
[0022]为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
[0023]除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
[0024]在本公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为
第一极和第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
[0025]图1示出一种缓启动电路120与低压差线性稳压器110的示例性电路图。尽管在图1中将缓启动电路120示出为独立于低压差线性稳压器110，在图1的替代示例中也可以认为缓启动电路120属于低压差线性稳压器110的一部分。
[0026]在图1的示例中，电流源I1可对电容器C进行充电以在电容器C的上极板上生成斜坡信号Vsl。斜坡信号Vsl被提供给晶体管Mp1的控制极。晶体管Mp2的控制极被提供固定的参考电压Vref。晶体管Mp3的控制极被提供反馈电压Vfb。反馈电压Vfb是通过电阻器R1和电阻器R2对低压差线性稳压器110的输出电压V
LDO
进行分压来获得的。晶体管Mp1、晶体管Mp2和晶体管Mp3的宽长比相等。
[0027]当斜坡信号Vsl的电压远小于参考电压Vref时，由电路连接关系可知，运放尾电流中的电流有近一半流入了晶体管Mp1，另外一半流入了晶体管Mp3，而晶体管Mp2在此时不起作用。在整体闭环的结构中，反馈电压Vfb＝Vsl。
[0028]当斜坡信号Vsl的电压远大于参考电压Vref时，运放尾电流中的电流有近一半流入了晶体管Mp2，另外一半流入了晶体管Mp3。此时在整体结构的闭环作用下，Vfb＝Vref。
[0029]图1所示的结构存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种缓启动电路，包括：第一电流源电路、第二电流源电路、第一储能电路、第二储能电路、以及运算放大器，其中，所述第一电流源电路被配置为在来自第一电压端的第一电压的控制下生成第一电流，并经由第一节点向所述第一储能电路提供所述第一电流；所述第一储能电路被配置为存储来自所述第一电流的电荷以生成斜坡信号；所述运算放大器的第一输入端耦接所述第一节点，所述运算放大器的第二输入端耦接第二节点，所述运算放大器的输出端耦接所述第二电流源电路；所述第二电流源电路被配置为在所述运算放大器的输出信号和来自参考电压端的参考电压的控制下生成第二电流，并经由所述第二节点向所述第二储能电路提供所述第二电流；所述第二储能电路被配置为存储来自所述第二电流的电荷以在所述第二节点处生成缓启动信号。2.根据权利要求1所述的缓启动电路，其中，所述第一电流源电路包括：第一晶体管，其中，所述第一晶体管的控制极耦接偏置电压端，所述第一晶体管的第一极耦接所述第一电压端，所述第一晶体管的第二极耦接所述第一节点。3.根据权利要求1所述的缓启动电路，其中，所述第二电流源电路包括：第二晶体管，其中，所述第二晶体管的控制极耦接所述运算放大器的所述输出端，所述第二晶体管的第一极耦接所述参考电压端，所述第二晶体管的第二极耦接所述第二节点。4.根据权利要求1所述的缓启动电路，其中，所述第一储能电路包...

【专利技术属性】
技术研发人员：林克龙，于翔，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：