时序报告生成方法和设备技术

本申请提供了一种时序报告生成方法和设备，其中，该方法包括：获取目标逻辑电路的时序报告生成请求，时序报告生成请求中包括：目标路径类型，根据目标路径类型，从第一缓存区域中取出预先缓存的针对目标逻辑电路的目标路径类型的至少一个第一时序路径，依次从第二缓存区域中取出预先缓存的至少一个第一时序路径的时序数据，每个第一时序路径的时序数据包含每个第一时序路径上逻辑单元的输入输出端对应的信号到达时间，根据依次取出的至少一个第一时序路径的时序数据，生成至少一个第一时序路径的时序报告。通过第一缓存区域和第二缓存区域避免阻塞，充分利用计算机资源，减少了生成时序报告所耗费的时间，提升了时序报告生成效率。成效率。成效率。

【技术实现步骤摘要】
时序报告生成方法和设备


[0001]本申请涉及计算机
，具体而言，涉及一种时序报告生成方法和设备。

技术介绍

[0002]静态时序分析（static timing analysis，STA）用于分析检验门级电路的时序性能，分析电路的最大延迟，保证满足特定频率下的建立时间约束，同时也分析电路的最小延迟，以满足保持时间约束。
[0003]其中，芯片设计必须要通过静态时序分析，否则大概率不能正常工作，静态时序分析完成后，通过查看时序报告来评估分析结果，目前生成时序报告通常是搜索一条时序路径，然后完整展开时序路径，并基于该时序路径生成该路径的时序报告，再将该路径的时序报告写入文件或输出屏幕，重复该过程，直至生成完所有满足要求的时序报告。
[0004]然而，随着芯片规模的扩大，特别是对于大规模集成电路设计，电路的时序路径也越来越多，采用上述方式生成时序报告，耗费时间较长。

技术实现思路

[0005]有鉴于此，本申请实施例提供了一种时序报告生成方法和设备，以解决时序报告生成所耗费时间较长的问题。
[0006]第一方面，本申请实施例提供了一种时序报告生成方法，包括：获取目标逻辑电路的时序报告生成请求，所述时序报告生成请求中包括：目标路径类型；根据所述目标路径类型，从第一缓存区域中取出预先缓存的针对所述目标逻辑电路的所述目标路径类型的至少一个第一时序路径；依次从第二缓存区域中取出预先缓存的所述至少一个第一时序路径的时序数据，每个第一时序路径的时序数据包含所述每个第一时序路径上逻辑单元的输入输出端对应的信号到达时间；根据依次取出的所述至少一个第一时序路径的时序数据，生成所述至少一个第一时序路径的时序报告。
[0007]在一个可选的实施方式中，所述根据所述目标路径类型，从第一缓存区域中取出预先缓存的针对所述目标逻辑电路的所述目标路径类型的至少一个第一时序路径之前，所述方法还包括：采用第一线程组，对所述目标逻辑电路进行所述目标路径类型的路径搜索，得到针对所述目标逻辑电路的所述第一时序路径，并将所述第一时序路径缓存至所述第一缓存区域中；所述方法还包括：采用所述第一线程组，对所述目标逻辑电路进行所述目标路径类型的路径搜索，得到针对所述目标逻辑电路的第二时序路径，并将所述第二时序路径缓存至所述第一缓存
区域中；采用所述第一线程组，继续对所述目标逻辑电路进行所述目标路径类型的路径搜索，直至搜索到所述目标路径类型的全部时序路径，并依次将所述全部时序路径存储至所述第一缓存区域中。
[0008]在一个可选的实施方式中，所述采用所述第一线程组，继续对所述目标逻辑电路进行所述目标路径类型的路径搜索之前，所述方法还包括：若时序报告对应的预设数据队列不为空，则确定所述预设数据队列中垃圾数据的内存地址，所述垃圾数据为生成时序报告的过程中所产生的垃圾数据；采用所述第一线程组，根据所述内存地址清理所述垃圾数据。
[0009]在一个可选的实施方式中，所述依次从第二缓存区域中取出预先缓存的所述至少一个第一时序路径的时序数据之前，所述方法还包括：采用第二线程组，依次生成所述至少一个第一时序路径的时序数据，以及将所述至少一个第一时序路径的时序数据存储至所述第二缓存区域中。
[0010]在一个可选的实施方式中，若所述至少一个第一时序路径的数量为多个；所述根据依次取出的所述至少一个第一时序路径的时序数据，分别生成所述至少一个第一时序路径的时序报告，包括：采用所述第二线程组，将依次取出的多个第一时序路径中一个第一时序路径的时序数据写出到预设文件，并释放数据写出动作的处理资源；若所述数据写出动作的处理资源未被其它线程组占用，则采用所述第二线程组，将所述多个第一时序路径中另一个第一时序路径的时序数据写出到所述预设文件，并释放所述数据写出动作的处理资源，直至将所述多个第一时序路径的时序数据全部写出到所述预设文件，将写出完成的预设文件作为所述多个第一时序路径的时序报告，其中，所述另一个第一时序路径为所述一个第一时序路径的下一个路径。
[0011]在一个可选的实施方式中，所述依次从第二缓存区域中取出预先缓存的所述至少一个第一时序路径的时序数据，包括：采用第二线程组，从所述第二缓存区域中取出一个第一时序路径的时序数据；采用所述第二线程组，继续从所述第二缓存区域中取出另一个第一时序路径，直至从所述第二缓存区域中取出所述至少一个第一时序路径的时序数据，其中，所述另一个第一时序路径为所述一个第一时序路径的下一个路径。
[0012]在一个可选的实施方式中，所述采用所述第二线程组，继续从所述第二缓存区域中取出另一个第一时序路径，包括：采用所述第二线程组，判断所述第二缓存区域中所述另一个第一时序路径的时序数据是否满足预设数据完整性条件；若所述另一个第一时序路径的时序数据满足预设数据完整性条件，则采用所述第二线程组，继续从所述第二缓存区域中取出另一个第一时序路径的时序数据。
[0013]在一个可选的实施方式中，所述方法还包括：获取所述第二线程组从所述第一缓存区域中取出所述第一时序路径时的等待时长；若所述等待时长达到预设时长阈值，则将所述第二线程组中的至少一个线程加入
至所述第一线程组。
[0014]在一个可选的实施方式中，所述方法还包括：每隔预设时长，获取所述第二缓存区域中剩余时序数据的数量；若剩余时序数据的数量满足预设数量的频次达到预设频次，则将所述第一线程组中的至少一个线程加入所述第二线程组。
[0015]第二方面，本申请实施例还提供了一种时序报告生成装置，包括：获取模块，用于获取目标逻辑电路的时序报告生成请求，所述时序报告生成请求中包括：目标路径类型；取出模块，用于根据所述目标路径类型，从第一缓存区域中取出预先缓存的针对所述目标逻辑电路的所述目标路径类型的至少一个第一时序路径；所述取出模块，还用于依次从第二缓存区域中取出预先缓存的所述至少一个第一时序路径的时序数据，每个第一时序路径的时序数据包含所述每个第一时序路径上逻辑单元的输入输出端对应的信号到达时间；生成模块，用于根据依次取出的所述至少一个第一时序路径的时序数据，生成所述至少一个第一时序路径的时序报告。
[0016]在一个可选的实施方式中，所述装置还包括：处理模块，用于采用第一线程组，对所述目标逻辑电路进行所述目标路径类型的路径搜索，得到针对所述目标逻辑电路的所述第一时序路径，并将所述第一时序路径缓存至所述第一缓存区域中；所述处理模块，还用于采用所述第一线程组，对所述目标逻辑电路进行所述目标路径类型的路径搜索，得到针对所述目标逻辑电路的第二时序路径，并将所述第二时序路径缓存至所述第一缓存区域中；所述处理模块，还用于采用所述第一线程组，继续对所述目标逻辑电路进行所述目标路径类型的路径搜索，直至搜索到所述目标路径类型的全部时序路径，并依次将所述全部时序路径存储至所述第一缓存区域中。
[0017]在一可选的实施方式中，所述装置还包括：确定模块，用于若时序报告对应的预设数据队列不为空，则确定所述预设数据队列中垃圾数据的内存地址，所述垃圾本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时序报告生成方法，其特征在于，包括：获取目标逻辑电路的时序报告生成请求，所述时序报告生成请求中包括：目标路径类型；根据所述目标路径类型，从第一缓存区域中取出预先缓存的针对所述目标逻辑电路的所述目标路径类型的至少一个第一时序路径；依次从第二缓存区域中取出预先缓存的所述至少一个第一时序路径的时序数据，每个第一时序路径的时序数据包含所述每个第一时序路径上逻辑单元的输入输出端对应的信号到达时间；根据依次取出的所述至少一个第一时序路径的时序数据，生成所述至少一个第一时序路径的时序报告。2.根据权利要求1所述的方法，其特征在于，所述根据所述目标路径类型，从第一缓存区域中取出预先缓存的针对所述目标逻辑电路的所述目标路径类型的至少一个第一时序路径之前，所述方法还包括：采用第一线程组，对所述目标逻辑电路进行所述目标路径类型的路径搜索，得到针对所述目标逻辑电路的所述第一时序路径，并将所述第一时序路径缓存至所述第一缓存区域中；所述方法还包括：采用所述第一线程组，对所述目标逻辑电路进行所述目标路径类型的路径搜索，得到针对所述目标逻辑电路的第二时序路径，并将所述第二时序路径缓存至所述第一缓存区域中；采用所述第一线程组，继续对所述目标逻辑电路进行所述目标路径类型的路径搜索，直至搜索到所述目标路径类型的全部时序路径，并依次将所述全部时序路径存储至所述第一缓存区域中。3.根据权利要求2所述的方法，其特征在于，所述采用所述第一线程组，继续对所述目标逻辑电路进行所述目标路径类型的路径搜索之前，所述方法还包括：若时序报告对应的预设数据队列不为空，则确定所述预设数据队列中垃圾数据的内存地址，所述垃圾数据为生成时序报告的过程中所产生的垃圾数据；采用所述第一线程组，根据所述内存地址清理所述垃圾数据。4.根据权利要求2所述的方法，其特征在于，所述依次从第二缓存区域中取出预先缓存的所述至少一个第一时序路径的时序数据之前，所述方法还包括：采用第二线程组，依次生成所述至少一个第一时序路径的时序数据，以及将所述至少一个第一时序路径的时序数据存储至所述第二缓存区域中。5.根据权利要求4所述的方法，其特征在于，若所述至少一个第一时序路径的数量为多个；所述根据依次取出的所述至少一个第一时序路径的时序数据，生成所述至少一个第一时序路径的时序报告，包括：采...

【专利技术属性】
技术研发人员：杜泽杰，冯春阳，
申请(专利权)人：深圳鸿芯微纳技术有限公司，
类型：发明
国别省市：