一种脊柱状时钟树综合方法及相关装置制造方法及图纸

本申请提供了一种脊柱状时钟树综合方法及相关装置，涉及时钟树综合技术领域

【技术实现步骤摘要】
一种脊柱状时钟树综合方法及相关装置


[0001]本申请涉及时钟树综合
，具体而言，涉及一种脊柱状时钟树综合方法及相关装置
。

技术介绍

[0002]在数字集成电路设计中，时钟信号是数据传输的基本，它对于同步数字系统的功能
、
性能和稳定性起决定性作用，所以时钟信号的特性及其分配网络至关重要
。
时钟信号通常是整个芯片中有最大扇出，最长距离，最高速度的信号，其必须保证在各种极端条件下，时序均能满足要求，而时钟树综合作为后端设计流程中的关键步骤，提供了对时钟信号的平衡和分配方法
。
[0003]时钟树综合（
Clock tree synthesis
）是通过建立缓冲器
/
反相器的时钟网络去平衡时钟路径的延迟
。
时钟树根据其在芯片内的结构，如时钟偏斜组（
skew group
），
H
树（
H
‑
tree
），网格状时钟（
clock mesh
），脊柱状时钟树（
clock spine
）等，可采用不同的方式进行综合（
synthesize
）
。
然而，对于脊柱状时钟树而言，由于结构的差异，使得其它时钟树综合的方法往往不能直接套用在脊柱状时钟树综合上，导致脊柱状时钟树综合较为困难
。
[0004]综上，现有技术中存在脊柱状时钟树综合较为困难的问题
。r/>
技术实现思路

[0005]本申请的目的在于提供一种脊柱状时钟树综合方法及相关装置，以解决现有技术中存在的脊柱状时钟树综合较为困难的问题
。
[0006]为了实现上述目的，本申请实施例采用的技术方案如下：第一方面，本申请实施例提供了一种脊柱状时钟树综合方法，所述脊柱状时钟树综合方法包括：获取脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求；读取所述脊柱状时钟树中每个原始元件的信号传输方向
、
类型以及连接关系；依据每个原始元件的信号传输方向
、
类型以及连接关系确定待克隆逻辑元件，并将位于待克隆逻辑元件首层的混合逻辑元件及其子树作为一个单元；依据所述脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求对相应单元进行克隆，以实现时钟树综合
。
[0007]可选地，读取所述脊柱状时钟树中每个原始元件的信号传输方向
、
类型以及连接关系的步骤包括：从脊柱状时钟树根节点开始进行遍历所有的原始元件管脚，并确定每个原始元件的信号传输方向
、
类型以及连接关系；在读取所述脊柱状时钟树中每个原始元件的信号传输方向
、
类型以及连接关系的步骤之后，所述方法还包括：
确定每个输出管脚的子树中叶子节点的总数；依据所述脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求对相应单元进行克隆的步骤包括：按叶子节点总数多的子树到叶子节点少的子树顺序进行克隆，且在克隆每个单元时，按从子树的叶子节点到根节点的顺序进行克隆
。
[0008]可选地，按从子树的叶子节点到根节点的顺序进行克隆的步骤包括：逐层依次克隆非锁存器逻辑元件
、
锁存器，直至克隆至第一层锁存器
。
[0009]可选地，依据所述脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求对相应单元进行克隆的步骤包括：依据原始元件的负载数量
、
最大负载电容
、
最大扇出以及最大信号转变时间估算克隆元件的数量；生成克隆元件，并依据定制化需求调整克隆元件的位置；对克隆结果进行微调，并判断克隆结果是否满足要求；如果是，则输出克隆结果；如果否，则再增加一个克隆元件，直至克隆结果满足要求或克隆元件与原始元件的数量大于负载数量
。
[0010]可选地，对克隆结果进行微调的步骤包括：调整克隆元件与原始元件的负载分配情况；调整克隆元件的位置；调整克隆元件的大小
。
[0011]可选地，依据原始元件的负载数量
、
最大负载电容
、
最大扇出以及最大信号转变时间估算克隆元件的数量的步骤包括：依据所述最大负载电容
、
最大扇出以及最大信号转变时间中对应的需求元件的最大值确定克隆元件的数量
。
[0012]可选地，定制化需求包括：脊柱状时钟树的第一层元件是否靠近时钟树脊柱
、
脊柱状时钟树的第二层元件是否处于负载元件的中心
、
脊柱状时钟树第二层元件距离其负载的最远水平距离与垂直距离以及脊柱状时钟树的锁存器是否可被复制
。
[0013]第二方面，本申请实施例还提供了一种脊柱状时钟树综合装置，所述脊柱状时钟树综合装置包括：数据获取单元，用于获取脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求；数据获取单元还用于读取所述脊柱状时钟树中每个原始元件的信号传输方向
、
类型以及连接关系；数据处理单元，用于依据每个原始元件的信号传输方向
、
类型以及连接关系确定待克隆逻辑元件，并将位于待克隆逻辑元件首层的混合逻辑元件及其子树作为一个单元；数据处理单元还用于依据所述脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求对相应单元进行克隆，以实现时钟树综合
。
[0014]第三方面，本申请还提供了一种电子设备，包括：
存储器，用于存储一个或多个程序；处理器；当所述一个或多个程序被所述处理器执行时，实现上述的脊柱状时钟树综合方法
。
[0015]第四方面，本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述的脊柱状时钟树综合方法
。
[0016]相对于现有技术，本申请实施例具有以下有益效果：本申请提供了一种脊柱状时钟树综合方法及相关装置，首先获取脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求，接着读取脊柱状时钟树中每个原始元件的信号传输方向
、
类型以及连接关系，再依据每个原始元件的信号传输方向
、
类型以及连接关系确定待克隆逻辑元件，并将位于待克隆逻辑元件首层的混合逻辑元件及其子树作为一个单元，最后依据脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求对相应单元进行克隆，以实现时钟树综合
。
本申请本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种脊柱状时钟树综合方法，其特征在于，所述脊柱状时钟树综合方法包括：获取脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求；读取所述脊柱状时钟树中每个原始元件的信号传输方向
、
类型以及连接关系；依据每个原始元件的信号传输方向
、
类型以及连接关系确定待克隆逻辑元件，并将位于待克隆逻辑元件首层的混合逻辑元件及其子树作为一个单元；依据所述脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求对相应单元进行克隆，以实现时钟树综合
。2.
如权利要求1所述的脊柱状时钟树综合方法，其特征在于，读取所述脊柱状时钟树中每个原始元件的信号传输方向
、
类型以及连接关系的步骤包括：从脊柱状时钟树根节点开始进行遍历所有的原始元件管脚，并确定每个原始元件的信号传输方向
、
类型以及连接关系；在读取所述脊柱状时钟树中每个原始元件的信号传输方向
、
类型以及连接关系的步骤之后，所述方法还包括：确定每个输出管脚的子树中叶子节点的总数；依据所述脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求对相应单元进行克隆的步骤包括：按叶子节点总数多的子树到叶子节点少的子树顺序进行克隆，且在克隆每个单元时，按从子树的叶子节点到根节点的顺序进行克隆
。3.
如权利要求2所述的脊柱状时钟树综合方法，其特征在于，按从子树的叶子节点到根节点的顺序进行克隆的步骤包括：逐层依次克隆非锁存器逻辑元件
、
锁存器，直至克隆至第一层锁存器
。4.
如权利要求1所述的脊柱状时钟树综合方法，其特征在于，依据所述脊柱状时钟树的脊柱走向
、
原始元件位置
、
设计规则约束以及定制化需求对相应单元进行克隆的步骤包括：依据原始元件的负载数量
、
最大负载电容
、
最大扇出以及最大信号转变时间估算克隆元件的数量；生成克隆元件，并依据定制化需求调整克隆元件的位置；对克隆结果进行微调，并判断克隆结果是否满足要求；如...

【专利技术属性】
技术研发人员：王子轩，吴宏涛，武花荣，林明豪，王磊，
申请(专利权)人：深圳鸿芯微纳技术有限公司，
类型：发明
国别省市：