用于产生用于硬掩模和其他图案化应用的高密度、氮掺杂碳膜的方法技术

本公开内容的实施例总的来说涉及制造集成电路。更特定地，本文描述的实施例提供了用于沉积用于图案化应用的氮掺杂的类金刚石碳膜的技术。在一个或多个实施例中，一种用于处理基板的方法包括：使含有烃化合物和氮掺杂剂化合物的沉积气体流入在静电卡盘上定位有基板的工艺腔室的处理体积中；和通过将第一RF偏压施加到静电卡盘来在基板处或上方产生等离子体，以在基板上沉积氮掺杂的类金刚石碳膜。氮掺杂的类金刚石碳膜具有大于1.5g/cc的密度和约

【技术实现步骤摘要】
【国外来华专利技术】用于产生用于硬掩模和其他图案化应用的高密度、氮掺杂碳膜的方法


[0001]本公开内容的实施例总的来说涉及制造集成电路。更特定地，本文描述和论述的实施例提供了用于沉积用于图案化应用的高密度膜的技术

技术介绍

[0002]集成电路已演化至复杂器件中，所述复杂器件可包括在单个芯片上的数百万晶体管、电容器、和电阻器。芯片设计的演化持续要求更快的电路系统以及更大的电路密度。对具有更大电路密度的更快电路的需求对用于制造此种集成电路的材料提出对应需求。特定而言，由于集成电路部件的尺寸减小到亚微米规模，现在必须使用低电阻率导电材料以及低介电常数绝缘材料来从此种部件获得适宜的电性能。
[0003]对较大集成电路密度的需求也对在制造集成电路部件时使用的工艺序列提出需求。例如，在使用常规光刻技术的工艺序列中，在基板上设置的材料层堆叠之上形成能量敏感抗蚀剂层。将能量敏感抗蚀剂层暴露于图案的图像以形成光刻胶掩模。其后，使用蚀刻工艺将掩模图案转移到堆叠的材料层中的一个或多个。在蚀刻工艺中使用的化学蚀刻剂经选择为与能量敏感抗蚀剂的掩模相比对堆叠的材料层具有较大蚀刻选本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种处理基板的方法，包含：使包含烃化合物和氮掺杂剂化合物的沉积气体流入在静电卡盘上定位有基板的工艺腔室的处理体积中；以及通过将第一RF偏压施加到所述静电卡盘，在所述基板上方产生等离子体，以在所述基板上沉积氮掺杂的类金刚石碳膜，其中所述氮掺杂的类金刚石碳膜具有大于1.5g/cc的密度和约
‑
20MPa至小于
‑
600MPa的压缩应力。2.如权利要求1所述的方法，其中所述氮掺杂的类金刚石碳膜具有约
‑
250MPa至约
‑
400MPa的压缩应力。3.如权利要求1所述的方法，其中所述氮掺杂的类金刚石碳膜具有大于60GPa至约200GPa的弹性模数。4.如权利要求1所述的方法，其中所述氮掺杂的类金刚石碳膜具有约1.55g/cc至小于2g/cc的密度。5.如权利要求1所述的方法，其中所述氮掺杂剂化合物包含分子氮(N2)、原子氮、氨、肼、甲基肼、二甲基肼、三级丁基肼、苯肼、偶氮异丁烷、乙嗪酯、吡啶、其衍生物、其加和物、或其任何组合。6.如权利要求5所述的方法，其中所述氮掺杂剂化合物包含分子氮。7.如权利要求1所述的方法，其中所述氮掺杂剂化合物以约10sccm至约1000sccm的速率流入所述处理体积中。8.如权利要求1所述的方法，其中当产生所述等离子体并且在所述基板上沉积所述氮掺杂的类金刚石碳膜时，将所述处理体积维持在约0.5毫托至约10托的压力下。9.如权利要求8所述的方法，其中将所述处理体积维持在约5毫托至约100毫托的压力下，并且其中将所述基板维持在约0℃至约50℃的温度下。10.如权利要求1所述的方法，其中所述氮掺杂的类金刚石碳膜包含约1原子百分比至约15原子百分比的氮。11.如权利要求1所述的方法，其中所述氮掺杂的类金刚石碳膜包含约50原子百分比至约90原子百分比的sp3杂化的碳原子。12.如权利要求1所述的方法，其中所述烃化合物包含乙炔、丙烯、甲烷、丁烯、1,3
‑
二甲基金刚烷、二环[2.2.1]庚
‑
2,5
‑
二烯、金刚烷、降冰片烯、或其任何组合。13.如权利要求1所述的方法，其中所述沉积气体进一步包含氦、氩、氙、氖、氢(H2)、或其任何组合。14.如权利要求1所述的方法，其中在所述基板处产生所述等离子体包含：将第二RF偏压施加到所述静电卡盘。15.如权利要求14所述的方法，其中所述静电卡盘具有卡紧电极和与所述卡紧...

【专利技术属性】
技术研发人员：许瑞元，P，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：