本发明专利技术提供一种高精度的薄膜电阻装置及其制备方法，本发明专利技术通过在薄膜电阻下方设置隔离沟槽，利用隔离沟槽中设置的导热复合结构，使所述薄膜电阻与所述导热复合结构发生热交换，所述导热复合结构进一步通过其与散热孔形成导热接触将热量疏散，有效提高薄膜电阻周边环境的导热效率；通过设置散热孔及其内部设置有导热性良好的金属，薄膜电阻的周围提供额外的热耗散通道，使得薄膜电阻的工作温度保持在低温度漂移的环境下，还能够抑制大负载的持续时间内薄膜电阻的阻值漂移，从而减少薄膜电阻精度下降导致的转换电路精度以及分辨率下降。精度下降导致的转换电路精度以及分辨率下降。精度下降导致的转换电路精度以及分辨率下降。
【技术实现步骤摘要】
高精度的薄膜电阻装置及其制备方法
[0001]本专利技术涉及集成电路
，特别是涉及一种高精度的薄膜电阻装置及其制备方法。
技术介绍
[0002]硅基集成薄膜电阻是许多模拟集成电路重要的元件，例如有源滤波器、R型数模转换器、带隙基准电路和仪表放大器。这些模拟电路的性能，诸如工艺波动、温度系数、电压系数等，受到集成电阻的电学特性强烈影响。诸如专用的匹配的版图技术的一些技术被提出以促进集成电阻的电学特性，但是这些技术手段对集成电阻整体电学性能的提升有限。为此，诸如铬硅系(CrSi)、和镍铬系(NiCr)等金属被用于制作薄膜电阻以实现低电阻温度系数和电阻漂移。
[0003]DAC和ADC精度和分辨率的高低主要取决于器件内部的电阻网络，电阻网络性能的分析研究和制作，一直是模拟器件研制和生产的关键技术，特别是薄膜电路主要应用于高频微波和毫米波领域，其对集成薄膜电阻的阻值精度和外形质量提出了越来越高的要求。现有工艺中，金属薄膜电阻采用磁控溅射或离子镀、光刻以及离子刻蚀工艺制作在晶圆上，所制作的金属薄膜电阻具有精度高、线性度好、低温度系数、可激光修调等优势。然而，实际应用中，精度较高的薄膜电阻在施加负载或负载持续时间内其阻值仍然受到环境温度的影响而产生膜温变化，负载电压或者电流较大时电阻的自加热效应也会加剧膜温变化，导致薄膜电阻的阻值发生变化，从而影响集成电路的性能。因此，有必要提出一种高精度的薄膜电阻装置及其制备方法，以确保薄膜电阻阻值的稳定性。
技术实现思路
[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种高精度的薄膜电阻装置及其制备方法，用于解决现有技术中集成薄膜电阻受环境温度以及大负载状态下造成阻值漂移以及由此影响模拟集成电路的精度和分辨率问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种高精度的薄膜电阻装置，包括：基板，所述基板上设置有器件层和隔离层；多个隔离沟槽，每个隔离沟槽贯穿所述隔离层形成且内部设置有导热复合结构，所述导热复合结构包括位于所述隔离沟槽底部的高热导率的低维纳米材料；薄膜电阻，位于所述隔离层上，所述薄膜电阻设置成与所述隔离沟槽交叠以使所述导热复合结构与所述薄膜电阻发生热交换，由此将所述薄膜电阻产生的热量传导至所述导热复合结构，所述薄膜电阻的两端设置有接触电极；散热孔，所述散热孔通过与所述导热复合结构形成导热接触将热量疏散。
[0006]可选地，所述低维纳米材料包括石墨烯、碳纳米管和二硫化钼中的一种。
[0007]可选地，所述导热复合结构包括自所述隔离沟槽的底部垂直定向的碳纳米管阵列以及填充于碳纳米管之间间隙的绝缘填充物，所述绝缘填充物包括TEOS氧化物。
[0008]可选地，所述隔离沟槽内还设置有位于所述导热复合结构之上的导热绝缘胶，所述导热复合结构与所述薄膜电阻通过设置于两者之间的所述导热绝缘胶发生热交换，所述导热绝缘胶包括导热硅胶。
[0009]可选地，所述薄膜电阻设置成其宽度方向与所述隔离沟槽的延伸方向一致。
[0010]可选地，所述基板选用为硅基板，所述低维纳米材料通过范德瓦尔斯力与所述隔离沟槽的底部显露的硅材料结合。
[0011]进一步地，所述散热孔设置成自与所述器件层形成互连的顶层金属层贯穿所述导热绝缘层而与所述导热复合结构接触，所述散热孔包括金属钨。
[0012]本专利技术还提供一种高精度的薄膜电阻装置的制备方法，所述制备方法包括：提供一基板，于所述基板上形成隔离层；对所述隔离层进行刻蚀，以形成贯穿所述隔离层的多个隔离沟槽；于所述隔离沟槽设置导热复合结构，所述导热复合结构包括位于所述隔离沟槽底部的低维纳米材料；于所述隔离层上形成电阻金属层，基于电阻掩膜图形刻蚀所述电阻金属层以形成薄膜电阻区域，所述薄膜电阻区域设置成与所述隔离沟槽交叠以使所述薄膜电阻与所述导热复合结构发生热交换；于所述薄膜电阻区域的两端形成接触电极；形成散热孔，所述散热孔与所述导热复合结构形成导热接触。
[0013]可选地，形成薄膜电阻区域的步骤包括；通过光刻工艺于所述电阻金属层上定义出电阻掩膜图形；通过离子刻蚀工艺以所述电阻掩膜图形作为掩膜进行刻蚀以形成薄膜电阻区域。
[0014]可选地，所述衬底选用为硅衬底，所述隔离层选用为二氧化硅层，所述高热导率材料包括石墨烯、碳纳米管和二硫化钼中的一种，采用湿法氧化法于所述基板的表面形成所述隔离层。
[0015]如上所述，本专利技术的高精度的薄膜电阻装置及其制备方法，通过在薄膜电阻下方设置隔离沟槽，利用隔离沟槽中设置的导热复合结构，使所述薄膜电阻与所述导热复合结构发生热交换，所述导热复合结构进一步通过其与散热孔形成导热接触将热量疏散，有效提高薄膜电阻周边环境的导热效率；同时，通过设置散热孔及其内部设置有导热性良好的金属，于薄膜电阻的周围提供额外的热耗散通道，使得薄膜电阻周围的环境温度保持在低温度漂移的下，还能够抑制大负载的持续时间内薄膜电阻的阻值漂移，从而减少薄膜电阻精度下降导致的转换电路精度以及分辨率降低的温度。
[0016]本专利技术的薄膜电阻装置可与硅器件设置于同一晶圆上，不影响硅器件层的面积，降低成本，提高集成度。
附图说明
[0017]图1显示为本专利技术的高精度的薄膜电阻装置的截面示意图。
[0018]图2A~图2B为图1所示的薄膜电阻交叠设置于隔离沟槽上的俯视示意图；其中，图2B显示出沿图1所示的A
‑
A
’
面剖切所得的导热复合结构和散热孔的截面示意图。
[0019]图3至图11显示为本专利技术的高精度的薄膜电阻装置的制备方法中各步骤所呈现的
结构示意图。
[0020]元件标号说明：基板
‑
100；隔离层
‑
200；隔离沟槽
‑
210；导热复合结构
‑
220；碳纳米管
‑
221；导热绝缘胶
‑
230；电阻金属层
‑
300；薄膜电阻
‑
310；薄膜电阻区域
‑
311；接触电极
‑
312；光刻胶
‑
402；散热孔
‑
410；沟槽掩膜图形411；电阻掩膜图形412；电极掩膜图形413。
具体实施方式
[0021]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0022]如在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0023]为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种高精度的薄膜电阻装置，其特征在于，包括：基板，所述基板上设置有器件层和隔离层；多个隔离沟槽，每个隔离沟槽贯穿所述隔离层形成且内部设置有导热复合结构，所述导热复合结构包括位于所述隔离沟槽底部的高热导率的低维纳米材料；薄膜电阻，位于所述隔离层上，所述薄膜电阻设置成与所述隔离沟槽交叠以使所述导热复合结构与所述薄膜电阻发生热交换，由此将所述薄膜电阻产生的热量传导至所述导热复合结构，所述薄膜电阻的两端设置有接触电极；散热孔，所述散热孔通过与所述导热复合结构形成导热接触将热量疏散。2.根据权利要求1所述的薄膜电阻装置，其特征在于：所述低维纳米材料包括石墨烯、碳纳米管和二硫化钼中的一种。3.根据权利要求1所述的薄膜电阻装置，其特征在于：所述导热复合结构包括自所述隔离沟槽的底部垂直定向的碳纳米管阵列以及填充于所述碳纳米管之间间隙的绝缘填充物，所述绝缘填充物包括TEOS氧化物。4.根据权利要求1所述的薄膜电阻装置，其特征在于：所述隔离沟槽内还设置有位于所述导热复合结构之上的导热绝缘胶，所述导热复合结构与所述薄膜电阻通过设置于两者之间的所述导热绝缘胶发生热交换，所述导热绝缘胶包括导热硅胶。5.根据权利要求1所述的薄膜电阻装置，其特征在于：所述薄膜电阻设置成其宽度方向与所述隔离沟槽的延伸方向一致。6.根据权利要求1或3所述的薄膜电阻装置，其特征在于：所述基板选用为硅基板...
【专利技术属性】
技术研发人员：刘尧，刘筱伟，杨超，尹杰，段花花，刘森，
申请(专利权)人：微龛广州半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。