一种电容器包括实施于衬底的电极阱中的电极。所述电极阱具有净N型掺杂剂浓度。所述电容器包括实施于导电结构中的电极，所述导电结构位于所述衬底上方。所述电极通过位于所述电极之间的介电层分离。具有净P型导电掺杂剂浓度的第一盆区位于所述电极阱下方并在侧向上包围所述电极阱，而具有净N型导电掺杂剂浓度的第二盆区位于所述第一盆区和所述电极阱下方并在侧向上包围所述第一盆区和所述电极阱。方并在侧向上包围所述第一盆区和所述电极阱。方并在侧向上包围所述第一盆区和所述电极阱。
【技术实现步骤摘要】
具有电极阱的电容器
[0001]本专利技术大体上涉及一种具有实施于半导体阱中的电极的电容器。
技术介绍
[0002]一些集成电路包括电容器，所述电容器具有在衬底的半导体阱中实施的一个电极和由位于阱上方的导电结构实施的另一电极。
[0003]图5是包括电容器500的现有技术集成电路的部分横截面剖视侧视图。电容器500包括位于衬底501上方的掺杂多晶硅电极503。电容器500的另一电极实施于位于衬底501中的N阱505中。N阱505具有净N型掺杂剂浓度。介电层504分离电极503和阱505并充当电容器的介电体。阱505位于处于P型层(PEPI 511)上方的埋置N型层509(NBL)上方。PEPI 511具有净P型掺杂剂浓度并且位于衬底501中在衬底层513上外延地生长的区中。衬底层513具有净P型掺杂剂浓度。N阱电极505包括通过用于偏置N阱505的触点(未示)偏置的触点区507。N阱505在侧向由隔离结构515包围。在其它例子中，N阱505可由浅沟槽隔离结构包围。
[0004]图6是包括电容器601的现有技术集成电路的部分剖视侧视图，该电容器601具有实施于集成电路的衬底602中的N阱电极605。电容器601包括掺杂多晶硅电极603，该掺杂多晶硅电极603通过充当电容器的介电体的介电层604与电极605分离。N型阱电极605由P型阱615侧向包围并且位于外延P型区(PEPI 607)上方。PEPI 607在P型衬底层609上外延地生长。浅沟槽隔离结构(STI 611)在侧向包围N阱电极605的顶部。<br/>[0005]如图6中所示，介电层结构626位于衬底602上方。介电层结构626由多个沉积的或生长的介电层构成。形成触点625以将电极605的触点区613电耦合到互连结构623，互连结构623位于集成电路的第一金属层中。类似的触点627将互连结构629耦合到电极603。在一些例子中，埋置氧化物层可位于PEPI 607与P型衬底层609之间。
[0006]图7是具有电容器701的现有技术集成电路的部分剖视侧视图，电容器701具有实施于集成电路的衬底702中的P型阱电极705。电容器701包括P型掺杂多晶硅电极703，该P型掺杂多晶硅电极703通过充当电容器介电体的介电层710与电极705分离。P型阱电极705由N型阱707侧向包围，并且位于处于外延P型区(PEPI 712)上方的深N型阱711上方。PEPI 712在P型衬底层713上外延地生长。浅沟槽隔离结构712在侧向包围N阱电极605的顶部。
[0007]如图7中所示，介电层结构725位于衬底702上方。介电层结构725由多个沉积的或生长的介电层构成。形成触点731和723以将电极705的触点区706分别电耦合到位于集成电路的第一金属层中的互连结构727和728。触点730和733将互连结构726和729分别耦合到阱707的触点区708。图7中未示出电极703的触点。
技术实现思路
[0008]在一个或多个实施例中，一种集成电路包括衬底，所述衬底包括半导体材料。所述衬底包括具有净N型掺杂剂浓度的半导体材料的电极阱。所述电极阱充当电容器的第一电极。所述衬底包括具有净P型掺杂剂浓度的半导体材料的第一盆区。所述第一盆区包括位于
所述电极阱正下方的底部和在正侧向包围所述电极阱的侧部。所述衬底包括具有净N型掺杂剂浓度的半导体材料的第二盆区。所述第二盆区包括位于电极阱正下方并在所述第一盆区的底部正下方的底部以及在正侧向包围所述电极阱并在正侧向包围所述第一盆区的侧部的侧部。所述衬底包括结构。所述结构具有不同于具有净N型掺杂剂浓度的半导体材料的材料。所述第二盆区的底部位于所述结构正上方。所述集成电路包括位于电极阱正上方的介电层。所述介电层充当电容器的介电体。所述集成电路包括位于介电层正上方并且位于电极阱正上方的导电电极结构。所述导电电极结构充当电容器的第二电极。
[0009]在一个或多个实施例中，所述结构被表征为所述衬底中的埋置绝缘体。在一个或多个实施例中，所述结构被表征为具有净P型掺杂剂浓度的半导体材料。
[0010]在一个或多个实施例中，所述衬底另外包括在正侧向包围所述电极阱、所述第一盆区的所述侧部和所述第二盆区的所述侧部的沟槽隔离结构。
[0011]在一个或多个实施例中，所述沟槽隔离结构包括由隔离导电结构在正侧向包围的介电材料。
[0012]在一个或多个实施例中，所述结构被表征为所述衬底中的埋置绝缘体，所述埋置绝缘体位于半导体材料的衬底层上方，所述沟槽隔离结构的所述隔离导电结构电连接到所述衬底层。在一个或多个实施例中，所述结构被表征为所述衬底中的埋置绝缘体，所述埋置绝缘体位于半导体材料的衬底层上方，所述沟槽隔离结构包括介电材料，所述介电材料接触所述埋置绝缘体以形成介电材料盆。在一个或多个实施例中，所述衬底层具有净P型掺杂剂浓度。
[0013]在一个或多个实施例中，所述导电电极结构包括掺杂多晶硅材料。在一个或多个实施例中，所述导电电极结构包括金属材料。
[0014]在一个或多个实施例中，所述第一盆区包括位于所述第一盆区的侧部的上表面处的触点区以用于偏置所述第一盆区；所述第二盆区包括位于所述第二盆区的侧部的上表面处的触点区以用于偏置所述第二盆区。在一个或多个实施例中，所述第一盆区被配置成在操作期间偏置在比所述第二盆区低的电压。
[0015]在一个或多个实施例中，所述衬底包括处于所述第二盆区的所述底部正下方的半导体材料的衬底层；在操作期间，所述第二盆区提供用于将来自所述衬底层的噪声电流分流远离所述电极阱的路径。在一个或多个实施例中，所述第二盆区的所述底部具有比所述电极阱高的净N型掺杂剂浓度。
[0016]在一个或多个实施例中，所述结构被表征为所述衬底中的埋置绝缘体；所述半导体材料的衬底层处于所述埋置绝缘体正下方。
[0017]在一个或多个实施例中，所述集成电路针对来自所述衬底层的噪声电流实施噪声滤波器，其中所述噪声滤波器的截止频率取决于所述第二盆区的电流路径的电阻以及第二盆区与所述衬底层之间的电容。
[0018]在一个或多个实施例中，另外包括：第一晶体管，其包括控制端；第二晶体管，其在电流镜配置中与所述第一晶体管耦合，所述第二晶体管包括控制端；其中所述电容器的电极耦合到所述第一晶体管的所述控制端和所述第二晶体管的所述控制端。在一个或多个实施例中，所述电容器的所述电极是所述电极阱。
[0019]在另一或多个实施例中，一种集成电路包括衬底，所述衬底包括半导体材料。所述
衬底包括具有净N型掺杂剂浓度的半导体材料的电极阱。所述电极阱充当电容器的第一电极。所述衬底包括具有净P型掺杂剂浓度的半导体材料的第一盆区。所述第一盆区包括位于所述电极阱正下方的底部和在正侧向包围所述电极阱的侧部。所述衬底包括具有净N型掺杂剂浓度的半导体材料的第二盆区。所述第二盆区包括位于所述第一盆区的底部正下方的底部和在正侧向包围所述第一盆区的侧部的侧部。所述衬底包括结构。所述结构具有不同于具有净N型掺本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种集成电路，其特征在于，包括：衬底，其包括半导体材料，所述衬底包括：具有净N型掺杂剂浓度的半导体材料的电极阱，所述电极阱充当电容器的第一电极；具有净P型掺杂剂浓度的半导体材料的第一盆区，所述第一盆区包括位于所述电极阱正下方的底部和在正侧向包围所述电极阱的侧部；具有净N型掺杂剂浓度的半导体材料的第二盆区，所述第二盆区包括位于所述电极阱正下方并且位于所述第一盆区的所述底部正下方的底部以及在正侧向包围所述电极阱并且在正侧向包围所述第一盆区的所述侧部的侧部；结构，所述结构具有不同于具有净N型掺杂剂浓度的半导体材料的材料，所述第二盆区的所述底部位于所述结构正上方；介电层，其位于所述电极阱正上方，所述介电层充当所述电容器的介电体；导电电极结构，其位于所述介电层正上方并且位于所述电极阱正上方，所述导电电极结构充当所述电容器的第二电极。2.根据权利要求1所述的集成电路，其特征在于，所述结构被表征为所述衬底中的埋置绝缘体或具有净P型掺杂剂浓度的半导体材料。3.根据权利要求1所述的集成电路，其特征在于，所述衬底另外包括在正侧向包围所述电极阱、所述第一盆区的所述侧部和所述第二盆区的所述侧部的沟槽隔离结构。4.根据权利要求3所述的集成电路，其特征在于，所述沟槽隔离结构包括由隔离导电结构在正侧向包围的介电材料。5.根据权利要求4所述的集成电路，其特征在于，所述结构被表征为所述衬底中的埋置绝缘体，所述埋置绝缘体位于半导体材料的衬底层上方，所述沟槽隔离结构的所述隔离导电结构电连接到所述衬底层。6.根据权利要求3所述的集成电路，其特征在于，所述结构被表征为所述衬底中的埋置绝缘体，所述埋置绝缘体位于半导体材料的衬底层上方，所述沟槽隔离结构包括介电材料，所述介电材料接触所述埋置绝缘体以形成介电材料盆。7.根据权利要求1所述的集成电路，其特征在于：所述第一盆区包括位于所述第一盆区的侧部的上表面处的触点区以用于偏置所述第一盆区；所述第二盆...
【专利技术属性】
技术研发人员：祝荣华，林欣，托德，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。