芯片的数据访问错误的处理方法及相关产品技术

本申请实施例提供一种芯片的数据访问错误的处理方法及相关产品，所述方法包括：芯片的MCM接收杂项处理的第一访问指令，MCM识别该第一访问指令是否为32位访问指令；芯片的MCM确定为非32位访问指令时，向内核发送stop请求指令，所述stop请求指令用于指示内核控制电源模块处于stop模式，该stop模式为所述MCM的电源模块的时钟信号处于关闭状态；所述MCM的寄存器在处于关闭状态时，所述MCM的寄存器不工作。本申请提供的技术方案具有安全性高的优点。点。点。

【技术实现步骤摘要】
芯片的数据访问错误的处理方法及相关产品


[0001]本申请涉及电子
，尤其涉及一种芯片的数据访问错误的处理方法及相关产品。

技术介绍

[0002]芯片中的杂项控制模块(Miscellaneous Control Module，简称MCM)为芯片提供杂项的控制功能，但是现有的芯片的MCM写数据的位宽仅支持32位，非32位访问会出现错误，导致寄存器异常。

技术实现思路

[0003]本申请实施例公开了一种芯片的数据访问错误的处理方法及相关产品，该方法可以避免非32位访问的寄存器异常，提高芯片的安全性。
[0004]第一方面，提供一种芯片的数据访问错误的处理方法，所述方法包括如下步骤：
[0005]芯片的MCM接收杂项处理的第一访问指令，MCM识别该第一访问指令是否为32位访问指令；
[0006]芯片的MCM确定为非32位访问指令时，向内核发送stop请求指令，所述stop请求指令用于指示内核控制电源模块处于stop模式，该stop模式为所述MCM的电源模块的时钟信号处于关闭状态；所述MCM的寄存器在处于关闭状态时，所述MCM的寄存器不工作。
[0007]第二方面，提供一种芯片的数据访问错误的处理系统，所述系统应用于芯片，所述芯片包括：MCM、内核和嵌套向量中断控制器，内核分别与MCM以及嵌套向量中断控制器连接，所述系统包括：
[0008]MCM，用于接收杂项处理的第一访问指令，MCM识别该第一访问指令是否为32位访问指令；
[0009]MCM，还用于确定为非32位访问指令时，向内核发送stop请求指令，所述stop请求指令用于指示内核控制电源模块处于stop模式，该stop模式为所述MCM的电源模块的时钟信号处于关闭状态；所述MCM的寄存器在处于关闭状态时，所述MCM的寄存器不工作。
[0010]第三方面，提供一种电子设备，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行第一方面所述的方法中的步骤的指令。
[0011]第四方面，提供了一种计算机可读存储介质，存储用于电子数据交换的计算机程序，其中，所述计算机程序使得计算机执行第一方面所述的方法。
[0012]第五方面，提供了一种计算机程序产品，其中，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如本申请实施例第一方面中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
[0013]本申请提供的技术方案MCM接收杂项处理的第一访问指令，MCM识别该第一访问指
令是否为32位访问指令；MCM确定为非32位访问指令时，向内核发送stop请求指令，所述stop请求指令用于指示内核控制电源模块处于stop模式，该stop模式为所述MCM的电源模块的时钟信号处于关闭状态；所述MCM的寄存器在处于关闭状态时，所述MCM的寄存器不工作，这样在非32位访问指令时，通过发送对应的stop请求指令让内核控制电源模块将其处于stop状态，进而关闭寄存器，避免了寄存器出现错误，避免非32位访问的寄存器异常，提高芯片的安全性。
附图说明
[0014]以下对本申请实施例用到的附图进行介绍。
[0015]图1是本申请的芯片的结构示意图；
[0016]图2是本申请提供的一种芯片的数据访问错误的处理方法的流程示意图；
[0017]图3是本申请提供的优先级的数据结构示意图；
[0018]图4为本申请提供的一种芯片的数据访问错误的处理系统的结构示意图；
[0019]图5是本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
[0020]下面结合本申请实施例中的附图对本申请实施例进行描述。
[0021]本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
[0022]本申请实施例中出现的“多个”是指两个或两个以上。本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。本申请实施例中出现的“连接”是指直接连接或者间接连接等各种连接方式，以实现设备间的通信，本申请实施例对此不做任何限定。
[0023]参阅图1，图1提供了一种芯片的结构示意图，如图1所示，其包括：NVIC(嵌套向量中断控制器)、内核处理器、外围设备，其中，NVIC通过PPB(private periphery bus，专用外围总线)总线与内核处理器连接，上述NVIC还通过外围接口与外围设备连接，内核通过总线与MCM连接。
[0024]参阅图2，图2为一种芯片的数据访问错误的处理方法，该方法在如图1所示的芯片执行，该方法如图2所示，包括如下步骤：
[0025]步骤S201、芯片的MCM接收杂项处理的第一访问指令，MCM识别该第一访问指令是否为32位访问指令；
[0026]步骤S202、芯片的MCM确定为非32位访问指令时，向内核发送stop请求指令，所述stop请求指令用于指示内核控制电源模块处于stop模式，该stop模式为所述MCM的电源模块的时钟信号处于关闭状态；所述MCM的寄存器在处于关闭状态时，所述MCM的寄存器不工作。
[0027]具体的，上述MCM的寄存器不工作可以通过FPU中断使能来实现，具体的可以通过MCM_INT_EN指令来实现。
[0028]本申请提供的技术方案MCM接收杂项处理的第一访问指令，MCM识别该第一访问指令是否为32位访问指令；MCM确定为非32位访问指令时，向内核发送stop请求指令，所述stop请求指令用于指示内核控制电源模块处于stop模式，该stop模式为所述MCM的电源模块的时钟信号处于关闭状态；所述MCM的寄存器在处于关闭状态时，所述MCM的寄存器不工作，这样在非32位访问指令时，通过发送对应的stop请求指令让内核控制电源模块将其处于stop状态，进而关闭寄存器，避免了寄存器出现错误，避免非32位访问的寄存器异常，提高芯片的安全性。
[0029]示例的，上述方法还可以包括：
[0030]芯片的MCM接收内核的运行RUN指令，控制MCM状态从不工作状态调整成正常运行状态。
[0031]如下表1所示，MCM模块的运行状态以及电源模式如表1所示。
[0032]表1：
[0033][0034]示例的，上述方法还可以包括：
[0035]芯片的MCM接收内核的前门指令以及接收外部设备的后门指令，依据仲裁配置来确定执行前门指令和后门指令的执行顺序。此种方式通过仲裁配置来实现前门指令和后门指令的执行顺序，进而避免前门指令和后门指令发生冲突影响本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的数据访问错误的处理方法，其特征在于，所述方法包括如下步骤：芯片的MCM接收杂项处理的第一访问指令，MCM识别该第一访问指令是否为32位访问指令；芯片的MCM确定为非32位访问指令时，向内核发送stop请求指令，所述stop请求指令用于指示内核控制电源模块处于stop模式，该stop模式为所述MCM的电源模块的时钟信号处于关闭状态；所述MCM的寄存器在处于关闭状态时，所述MCM的寄存器不工作。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：芯片的MCM接收内核的运行RUN指令，控制MCM状态从不工作状态调整成正常运行状态。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：芯片的MCM接收内核的前门指令以及接收外部设备的后门指令，依据仲裁配置来确定执行前门指令和后门指令的执行顺序。4.根据权利要求3所述的方法，其特征在于，所述依据仲裁配置来确定执行前门指令和后门指令的执行顺序具体包括：若仲裁配置为轮询，则MCM轮换执行前门指令和后门指令；若仲裁配置为固定优先级，前门优先，则MCM优先执行前门指令；若仲裁配置为固定优先级，后门优先，则MCM优先执行前门指令。5.根据权利要求1所述的方法，其特征在于，所述方法还包括：芯片的嵌套向量中断控制器接收外围设备发送的中断指令，获取该中断指令对应的第一任务的第一优先级；嵌套向量中断控制器获取内核正在处理的第二任务的第二优先级；内核确定该第二任务为杂项任务时，获取该第二任务对应的访问指令是否为32位访问指令，若该第二任务对应的访问指令为32位访问指令嵌套时，内核向嵌套向量中断控制器发送指示指令指示嵌套向量中断控制器比较第一优先级和第二优先级得到比较结果，依据该比较结果确定是否向内核发送中断嵌套指令，该中断嵌套指令用于指示内核将正在处理的任务中断执行。6.根据权利要求5所述的方法，其特征在于，所述获取该中断指令对应的第一任务的第一优先级具体包括：芯片的嵌套向量中断控制器从中断指令中提取该第一任务的系统内存图，该内存图包括：存储器空间映射表，依据该存储器空间映射表提取...

【专利技术属性】
技术研发人员：陈婷，黄志文，师广涛，
申请(专利权)人：深圳曦华科技有限公司，
类型：发明
国别省市：