减少上下层线路耦合电容的双层线路板结构及其制造方法技术

本发明专利技术公开了一种减少上下层线路耦合电容的双层线路板结构和制造方法。所述结构，包括上层基材、胶层和下层基材，所述上层基材包括上金属层和上介质层；所述下层基材包括下金属层和下介质层；所述上金属层通过蚀刻形成上层线路，所述下金属层通过蚀刻形成下层线路；所述上介质层和所述下介质层之间通过所述胶层连接；所述上层线路和所述下层线路的重叠区所在位置的胶层开窗，设置无胶区；所述重叠区旁设置有透气孔或透气槽，所述透气孔或透气槽用于所述无胶区和外部连通。本发明专利技术采用两片基材压合，并通过在两片基材的胶层上开窗形成无胶区，从而将上下层线路的重叠区进行分层处理，以减少上下层线路之间的耦合电容，从而减少干扰信号产生。少干扰信号产生。少干扰信号产生。

【技术实现步骤摘要】
减少上下层线路耦合电容的双层线路板结构及其制造方法


[0001]本专利技术涉及柔性线路板制造领域，尤其涉及一种减少上下层线路耦合电容的双层线路板结构及其制造方法。

技术介绍

[0002]磁共振成像设备中，射频线圈作用核磁共振的信号的发射和接收系统，在发射线圈与接收线圈工作时，两个线圈重叠区会发生耦合现象，如图1所示，其线圈耦合将产生干扰信号，影响磁共振成像效果。
[0003]为了降低耦合，以减少信号干扰，达到更好的成像效果，一般是将重叠区的线路做细，以减少重叠面积，或增加两层线路间的绝缘层厚度，两种方法来降低耦合。
[0004]由于线路变细后，将会影响线路过流能力，影响产品使用寿命。而增加绝缘层厚度，需要定制，其成本高，交期长，同时还会降低产品的柔软性。针对以上问题专利技术一种新的避免两层线路产生耦合电容的方法，以提高成像精度。

技术实现思路

[0005]有鉴于现有技术的上述缺陷，本专利技术的目的是提供一种减少上下层线路耦合电容的双层线路板结构，以保证磁共振成像效果。
[0006]为实现上述目的，本专利技术提供了一种减少上下层线路耦合电容的双层线路板结构，包括上层基材、胶层和下层基材，所述上层基材包括上金属层和上介质层；所述下层基材包括下金属层和下介质层；所述上金属层通过蚀刻形成上层线路，所述下金属层通过蚀刻形成下层线路；所述上介质层和所述下介质层之间通过所述胶层连接；所述上层线路和所述下层线路的重叠区所在位置的胶层开窗，设置无胶区；
[0007]所述重叠区旁设置有透气孔或透气槽，所述透气孔或透气槽用于所述无胶区和外部连通。
[0008]进一步的，所述透气孔的直径或所述透气槽的槽宽为0.8mm
‑
2mm。
[0009]进一步的，所述双层线路板结构还包括上保护层和下保护层，所述上保护层覆盖于所述上金属层和所述上介质层上；所述下保护层覆盖于所述下金属层和所述下介质层上。
[0010]进一步的，所述上保护层和所述下保护层的材质为PET或PI；由PET薄膜或PI薄膜通过热压工艺覆于所述双层线路结构的上下表面；所述透气孔或透气槽贯穿所述上保护层和上介质层，和/或所述下保护层和下介质层。
[0011]进一步的，所述上保护层和所述下保护层的材质为油墨。
[0012]为实现上述目的，本专利技术还提供了一种减少上下层线路耦合电容的双层线路板结构的制造方法，包括：
[0013]切割上层基材、下层基材和半固化胶；
[0014]通过定位，根据上层线路和下层线路的重叠区所在位置，对半固化胶的对应区域
进行开窗处理，形成开窗区；
[0015]通过定位，采用热压工艺将上层基材、半固化胶和下层基材压合成一体，组成一个双面覆铜中间局部无胶的双面基材，半固化胶固化成胶层，半固化胶的开窗区即为所述双面基材中的无胶区；
[0016]通过定位和蚀刻工艺，在双面基材的上下表面形成上层线路和下层线路，将双面基材加工成双层线路板，上层线路和下层线路的重叠区所在位置的胶层无胶；
[0017]对蚀刻后的双层线路板的上下表面覆盖保护膜；
[0018]在每个上层线路和下层线路的重叠区旁，设置使无胶区和外部连通的透气孔或透气槽。
[0019]进一步的，所述透气孔或透气槽的加工工艺包括模具冲压和激光钻孔。
[0020]进一步的，每个无胶区上的透气孔或透气槽的数量最少为一个。
[0021]进一步的，所述保护膜的覆盖方式为：采用PET薄膜或PI薄膜，通过热压工艺覆盖在双层线路板的上下表面。
[0022]进一步的，所述保护膜的覆盖方式为：采用油墨，通过喷涂的方式覆盖在双层线路板的上下表面。
[0023]本专利技术实现了如下技术效果：
[0024]本专利技术采用两片基材压合，并通过在两片基材的胶层上开窗形成无胶区，从而将上下层线路的重叠区进行分层处理，以减少上下层线路之间的耦合电容，从而减少干扰信号产生。
附图说明
[0025]图1是上下层线路重叠的双层挠性线路板结构示意图；
[0026]图2是专利技术中半固化胶开窗示意图；
[0027]图3是本专利技术的双层挠性线路板热压时的分层结构示意图；
[0028]图4是本专利技术的双层挠性线路板热压后的剖视图；
[0029]图5是本专利技术的双层挠性线路板蚀刻后的结构示意图；
[0030]图6是图5的A
‑
A剖视图；
[0031]图7是本专利技术的双层挠性线路板覆盖保护膜后的结构示意图；
[0032]图8是图7的A
‑
A剖视图；
[0033]图9是本专利技术的双层挠性线路板钻孔后的结构示意图；
[0034]图10是图9的A
‑
A剖视图。
[0035]其中：1－上层基材；2－下层基材；3－胶层；4－无胶区；5－上保护膜；6－下保护膜；7－透气孔；11－上金属层；12－上介质层；13－上层线路；21－下金属层；22－下介质层；23－下层线路。
具体实施方式
[0036]为进一步说明各实施例，本专利技术提供有附图。这些附图为本专利技术揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本专利技术的优点。图中
的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。
[0037]现结合附图和具体实施方式对本专利技术进一步说明。
[0038]本专利技术给出了一种减少上下层线路耦合电容的双层线路板结构的制造方法，包括以下步骤：
[0039](1)通过定位，根据设计图中上层线路和下层线路的重叠区，对半固化胶进行开窗处理，形成图胶层3中的无胶区4。如图2所示。
[0040](2)通过定位孔等方式进行定位，采用热压工艺等工艺将上层基材1、半固化胶和下层基材2压合成一体，组成一个双面覆铜中间局部无胶的双面基材，如图3和图4所示。半固化胶固化后形成胶层3，其开窗区形成胶层3中的无胶区4。
[0041](3)通过定位和蚀刻工艺，在双面基材的上下表面形成上层线路13和下层线路23，将双面基材加工成双层线路板，如图4所示。上层线路13和下层线路23的重叠部分，采用十字交叉重叠设计，以尽量减少重叠面积。完成上层线路13和下层线路23的蚀刻后，重叠区所在位置对应的胶层3为无胶区4，从而在上下层线路的重叠区所在位置形成分层状态。通过该方式，可以减小上下层线路重叠区的耦合电容，从而减少上下层线路信号的相互干扰。如图5和图6所示。
[0042](4)在双层线路板的上下表面贴保护膜。如图7和图8所示。贴完保护膜后，可根据产品要求，进一步实施增加丝印字符、贴补强、表面处理等工艺。
[0043](5)可采用模具或激光等工艺，在上下层线路的重叠区旁加工用于连通无胶区4和外部的透气孔7或透气槽。对于每个无胶区可以加工一个或一个以上透气孔7或透气槽，以提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种减少上下层线路耦合电容的双层线路板结构，其特征在于，包括上层基材、胶层和下层基材，所述上层基材包括上金属层和上介质层；所述下层基材包括下金属层和下介质层；所述上金属层通过蚀刻形成上层线路，所述下金属层通过蚀刻形成下层线路；所述上介质层和所述下介质层之间通过所述胶层连接；所述上层线路和所述下层线路的重叠区所在位置的胶层开窗，设置无胶区；所述重叠区旁设置有透气孔或透气槽，所述透气孔或透气槽用于所述无胶区和外部连通。2.如权利要求1所述的减少上下层线路耦合电容的双层线路板结构，其特征在于，所述透气孔的直径或所述透气槽的槽宽为0.8mm
‑
2mm。3.如权利要求1所述的减少上下层线路耦合电容的双层线路板结构，其特征在于，所述双层线路板结构还包括上保护层和下保护层，所述上保护层覆盖于所述上金属层和所述上介质层上；所述下保护层覆盖于所述下金属层和所述下介质层上。4.如权利要求3所述的减少上下层线路耦合电容的双层线路板结构，其特征在于，所述上保护层和所述下保护层的材质为PET或PI；由PET薄膜或PI薄膜通过热压工艺覆于所述双层线路结构的上下表面；所述透气孔或透气槽贯穿所述上保护层和上介质层，和/或所述下保护层和下介质层。5.如权利要求3所述的减少上下层线路耦合电容的双层线路板结构，其特征在于，所述上保护层和所述下保护层的材质为油墨。6.一种减少上下层线路耦合电容的双层...

【专利技术属性】
技术研发人员：王文宝，王文峰，洪诗阅，洪礼辉，
申请(专利权)人：厦门市铂联科技股份有限公司，
类型：发明
国别省市：