半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，方法包括：提供衬底，所述衬底包括第一区、第二区和第三区，所述第一区、第二区和第三区表面具有第一氧化层；在所述第一氧化层表面形成掩膜材料层；对所述掩膜材料层进行第一次图形化步骤，减薄第二区和第三区的掩膜材料层的厚度，形成初始掩膜层；对所述初始掩膜层进行第二次图形化步骤，形成掩膜层，所述掩膜层内具有掩膜开口；以所述掩膜层为掩膜刻蚀所述第一氧化层，形成隧穿层开口；在所述隧穿层开口内形成隧穿层，并且，所述隧穿层的厚度小于所述隧穿层开口的深度。所述形成方法能够提高所形成的半导体结构的集成度和性能。半导体结构的集成度和性能。半导体结构的集成度和性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。
[0003]随着存储技术的发展，出现了各种类型的半导体存储器，例如静态随机随机存储器(SRAM，Static Random Access Memory)、动态随机存储器(DRAM，Dynamic Random Access Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read
‑
Only Memory)、闪存(Flash)等等。
[0004]然而，现有技术中的EPROM存储器的集成度和性能仍然有待改善。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构的形成方法和半导体结构，以改善半导体结构的集成度和性能。
[0006]为解决上述技术问题，本专利技术的技术方案提供一种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括相邻且沿第一方向排布的第一区、第二区和第三区，所述第一区和第三区表面具有第一氧化层，所述第一氧化层内具有隧穿层开口，所述隧穿层开口底部暴露出第二区表面，在所述第一方向上，所述隧穿层开口的宽度在预设宽度以下；位于所述隧穿层开口内的隧穿层，并且，所述隧穿层的厚度小于所述隧穿层开口的深度。2.如权利要求1所述的半导体结构，其特征在于，所述预设宽度为0.2微米。3.如权利要求1所述的半导体结构，其特征在于，所述第一氧化层为高压氧化层，所述隧穿层为低压氧化层。4.如权利要求1所述的半导体结构，其特征在于，在所述第一方向上，所述第一区和第二区的总宽度大于0.4微米，所述第二区和第三区的总宽度大于0.4微米。5.如权利要求1所述的半导体结构，其特征在于，所述第一氧化层的厚度在200埃以下，所述隧穿层的厚度在80埃以下。6.如权利要求1所述的半导体结构，其特征在于，所述衬底还包括沿第二方向交替排布的若干有源区和若干隔离区，所述第二方向垂直于所述第一方向，在所述第二方向上，所述第一区、第二区和第三区均贯穿若干有源区和若干隔离区，所述第一氧化层还位于所述有源区的表面，所述隔离区内和隔离区上具有隔离结构，且所述隔离结构表面高于所述第一氧化层表面。7.如权利要求6所述的半导体结构，其特征在于，还包括：位于连接的第一氧化层和隧穿层表面的浮栅极，所述浮栅极沿第二方向横跨若干有源区和若干隔离区；位于所述浮栅极表面的控制栅。8.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括相邻且沿第一方向排布的第一区、第二区和第三区，所述第一区、第二区和第三区表面具有第一氧化层；在所述第一氧化层表面形成掩膜材料层；对所述掩膜材料层进行第一次图形化步骤，在垂直于衬底表面的方向上，减薄第二区和第三区的掩膜材料层的厚度，形成初始掩膜层；对所述初始掩膜层进行第二次图形化步骤，形成掩膜层，所述掩膜层内具有掩膜开口，所述掩膜开口底部暴露出第二区上的第一氧化层表面；以所述掩膜层为掩膜刻蚀所述第一氧化层，在所述第一氧化层内形成隧穿层开口，所述隧穿层开口底部暴露出所述第二区表面；在所述隧穿层开口内形成隧穿层，并且，所述隧穿层的厚度小于所述隧穿层开口的深度。9.如权利要求8所述的半导体结构的形成方法，其特征在于，对所述掩膜材料层进行第一次图形化步骤的方法包括：在所述第一区上形成第一光刻层，所述第一光刻层暴露出所述第二区和第三区上的掩膜材料层；以所述第一光刻层为掩膜刻蚀所述掩膜材料层，以对所述第二区和第三区的掩膜材料层进行减薄。10.如权利要求9所述的半导体结构的形成方法，其特征在于，以所述第一光刻层为掩膜刻蚀所述掩膜材料层的工艺包...

【专利技术属性】
技术研发人员：钟怡，董天化，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：