单一多晶硅层非易失性存储单元及其相关阵列结构制造技术

本发明专利技术为一种具可编程可抹除的单一多晶硅层非易失性存储单元及其相关阵列结构。在阵列结构的存储单元中，辅助栅极区域由至少两个平板电容器所组成，且至少两个平板电容器其中之一为多晶硅/多晶硅平板电容器，另一则为金属/多晶硅平板电容器。由于平板电容器的构造简单、制作工艺容易，还可以有效地降低存储单元的尺寸(size)。元的尺寸(size)。元的尺寸(size)。

【技术实现步骤摘要】
单一多晶硅层非易失性存储单元及其相关阵列结构


[0001]本专利技术涉及一种非易失性存储器(nonvolatile memory)，且特别涉及一种具可编程可抹除的单一多晶硅层非易失性存储单元及其相关阵列结构。

技术介绍

[0002]众所周知，非易失性存储器的存储单元(memory cell)中包括一存储单元。举例来说，存储单元可为浮动栅晶体管。根据浮动栅晶体管的浮动栅极中所存储电荷(charge)的多寡来决定存储单元的存储状态。
[0003]为了要相容于传统标准CMOS晶体管的制作工艺，现今非易失性存储器的存储单元中，已经可以设计出单一多晶硅层的浮动栅晶体管(single
‑
poly floating gate transistor)。将浮动栅晶体管搭配其他电子元件(electronic device)即可组成单一多晶硅层非易失性存储单元(single
‑
poly nonvolatile memory cell)。
[0004]美国专利US 8,941,167揭露一种具可编程可抹除的单一多晶硅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具可编程可抹除的单一多晶硅层非易失性存储单元的阵列结构，该阵列结构制作于基板上，该阵列结构包括：隔离结构，形成于该基板上，且该隔离结构将该基板表面区分为第一区域与第二区域；第一阱区，形成于该基板的该第一区域表面下方；第二阱区，形成于该基板的该第二区域表面下方；第一栅极结构与第二栅极结构，形成于该第一区域表面，且该第一栅极结构与该第二栅极结构将该第一区域表面区分为第一掺杂区、第二掺杂区与第三掺杂区，其中该第一栅极结构连接至第一选择栅极线，该第二栅极结构向外经过该隔离结构表面并延伸至该第二区域且覆盖于部分的该第二区域，该第一掺杂区连接至源极线，且该第三掺杂区连接至第一位线；第三栅极结构，形成于隔离结构上，且位于该第二栅极结构的第一侧；第四掺杂区，形成于该第二区域表面下方，且该第四掺杂区连接至抹除线；以及金属层，形成于该第二栅极结构的上方，且该金属层电连接至该第三栅极结构，且该金属层连接至辅助栅极线；其中，该第一栅极结构包括第一栅极氧化层与第一多晶硅栅极层，该第二栅极结构包括第二栅极氧化层与第二多晶硅栅极层，该第三栅极结构包括第三栅极氧化层与第三多晶硅栅极层；其中，该第一掺杂区、该第一栅极结构与该第二掺杂区形成第一选择晶体管；该第二掺杂区、该第二栅极结构与该第三掺杂区形成第一浮动栅晶体管；该第二栅极结构与该第四掺杂区形成第一金属氧化物半导体电容器；该第二多晶硅栅极层与该第三多晶硅栅极层形成第一多晶硅/多晶硅平板电容器；该第二多晶硅栅极层与金属层形成第一金属/多晶硅平板电容器；其中，该阵列结构的第一存储单元包括：该第一选择晶体管、该第一浮动栅晶体管、该第一金属氧化物半导体电容器、该第一多晶硅/多晶硅平板电容器与该第一金属/多晶硅平板电容器。2.如权利要求1所述的阵列结构，其中该第一存储单元中，该第一选择晶体管的栅极端连接至该第一选择栅极线，该第一选择晶体管的第一漏/源端连接至该源极线，该第一浮动栅晶体管的第一漏/源端连接至该第一选择晶体管的第二漏/源端，该第一浮动栅晶体管的第二漏/源端连接至该第一位线，该第一金属氧化物半导体电容器的第一端连接至该第一浮动栅晶体管的浮动栅极，该第一金属氧化物半导体电容器的第二端连接至该抹除线，该第一多晶硅/多晶硅平板电容器的第一端连接至该第一浮动栅晶体管的该浮动栅极，该第一多晶硅/多晶硅平板电容器的第二端连接至该辅助栅极线，该第一金属/多晶硅平板电容器的第一端连接至该第一浮动栅晶体管的该浮动栅极，该第一金属/多晶硅平板电容器的第二端连接至该辅助栅极线。3.如权利要求2所述的阵列结构，还包括第二存储单元，包括：第二选择晶体管、第二浮动栅晶体管、第二金属氧化物半导体电容器、第二多晶硅/多晶硅平板电容器与第二金属/多晶硅平板电容器，其中该第一选择晶体管与该第二选择晶体管共享该第一多晶硅栅极层。4.如权利要求1所述的阵列结构，还包括第四栅极结构形成于隔离结构上，该第四栅极
结构位于该第二栅极结构的第二侧，该第四栅极结构包括第四栅极氧化层与第四多晶硅栅极层，该第二多晶硅栅极层与该第四多晶硅栅极层形成第二多晶硅/多晶硅平板电容器。5.如权利要求4所述的阵列结构，其中该第一存储单元还包括该第二多晶硅/多晶硅平板电容器，该第一选择晶体管的栅极端连接至该第一选择栅极线，该第一选择晶体管的第一漏/源端连接至该源极线，该第一浮动栅晶体管的第一漏/源端连接至该第一选择晶体管的第二漏/源端，该第一浮动栅晶体管的第二漏/源端连接至该第一位线，该第一金属氧化物半导体电容器的第一端连接至该第一浮动栅晶体管的浮动栅极，该第一金属氧化物半导体电容器的第二端连接至该抹除线，该第一多晶硅/多晶硅平板电容器的第一端连接至该第一浮动栅晶体管的该浮动栅极，该第一多晶硅/多...

【专利技术属性】
技术研发人员：陈学威，萧婉匀，陈纬仁，孙文堂，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：