半导体存储器装置制造方法及图纸

一种半导体存储器装置可包括第二导电类型的第一阱、第二导电类型的第三阱、第一导电类型的第二阱、浮置栅极和选择栅极。第一阱可包括第一有源区域。第三阱可包括第三有源区域。第二阱可布置在第一阱和第三阱之间。第二阱可包括第二有源区域。浮置栅极可与第一有源区域、第二有源区域和第三有源区域交叠。选择栅极可与第二有源区域交叠。选择栅极和浮置栅极可并排布置。第二有源区域和浮置栅极之间的第二交叠面积可大于第三有源区域和浮置栅极之间的第三交叠面积。之间的第三交叠面积。之间的第三交叠面积。

【技术实现步骤摘要】
半导体存储器装置


[0001]所公开的技术的各种实施方式总体上涉及半导体存储器装置，更具体地，涉及一种非易失性存储器装置。

技术介绍

[0002]由于最近的数字媒体装置，生活环境可容易地随时随地使用期望的信息。由于非存储器半导体可能已高度集成，所以可能对系统芯片(SoC)领域感兴趣。全球半导体行业可能进行投资竞赛以改进基于SoC的技术。SoC可包括可集成有所有系统技术的一个半导体。当无法确保系统设计技术时，可能难以开发非存储器半导体。
[0003]可集成有复杂技术的一个典型SoC领域可以是嵌入式存储器。嵌入式存储器的受到关注的存储器可以是电可擦除可编程只读存储器(EEPROM)。EEPROM可以是高度集成的非易失性存储器装置，类似于只读存储器(ROM)，非易失性存储器装置被配置为在没有电力的情况下存储数据、擦除和编程数据。由于EEPROM具有低功耗和高速可编程性，所以它主要用在需要频繁的存储器改变的产品中。

技术实现思路

[0004]在一个实施方式中，一种半导体存储器装置可包括：半导体基板；第一阱，其由半导体基板支撑并且本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，该半导体存储器装置包括：半导体基板；第一阱，该第一阱由所述半导体基板支撑并且包括第一有源区域并被掺杂以表现出第一导电类型；第二阱，该第二阱由所述半导体基板支撑并且布置在所述第一阱的一侧，该第二阱包括第二有源区域并被掺杂以表现出不同于所述第一导电类型的第二导电类型；第三阱，该第三阱由所述半导体基板支撑并且布置在所述第二阱的一侧，该第三阱包括第三有源区域并被掺杂以表现出所述第一阱的所述第一导电类型；浮置栅极，该浮置栅极由所述半导体基板支撑并且被定位成与所述第一有源区域、所述第二有源区域和所述第三有源区域交叠；以及选择栅极，该选择栅极由所述半导体基板支撑并且被定位成与所述第二有源区域交叠并布置在所述浮置栅极的一侧，其中，所述第二有源区域和所述浮置栅极之间的第二交叠面积大于所述第三有源区域和所述浮置栅极之间的第三交叠面积。2.根据权利要求1所述的半导体存储器装置，其中，所述第二交叠面积与所述第一有源区域和所述浮置栅极之间的第一交叠面积相同。3.根据权利要求1所述的半导体存储器装置，其中，所述第二交叠面积小于所述第一有源区域和所述浮置栅极之间的第一交叠面积。4.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括形成在所述第三阱中的第四阱，并且其中，所述第四阱包括布置在所述第三有源区域的一侧的第四有源区域，所述第四阱被掺杂以表现出不同于所述第一导电类型的导电类型，并且其中，所述第三有源区域的侧壁和所述第四有源区域的侧壁被布置为彼此面对。5.根据权利要求1所述的半导体存储器装置，其中，所述第一阱、所述第二阱和所述第三阱具有在第一方向上延伸的线性形状，所述第一阱、所述第二阱和所述第三阱沿着与所述第一方向交叉的第二方向并排布置，并且所述第一阱、所述第二阱和所述第三阱彼此电隔离。6.根据权利要求1所述的半导体存储器装置，其中，所述第一有源区域和所述第二有源区域具有在第一方向上延伸的线性形状，并且所述第一有源区域和所述第二有源区域沿着与所述第一方向交叉的第二方向并排布置。7.根据权利要求1所述的半导体存储器装置，其中，所述第三有源区域具有沿着第二方向与所述选择栅极对准的岛形状。8.根据权利要求1所述的半导体存储器装置，其中，所述浮置栅极和所述选择栅极具有线性形状，并且所述浮置栅极具有与所述选择栅极对准的弯曲部分。9.一种半导体存储器装置，该半导体存储器装置包括：存储器晶体管，该存储器晶体管包括浮置栅极，该浮置栅极包括串联连接的第一电容器、第二电容器和第三电容器；选择晶体管，该选择晶体管与所述存储器晶体管串联连接，该选择晶体管包括电连接到选择线的选择栅极；
位线，该位线电连接到所述存储器晶体管；源极线，该源极线电连接到所述选择晶体管；字线，该字线电连接到所述浮置栅极的所述第一电容器；以及擦除线，该擦除线电连接到所述浮置栅极的所述第三电容器，其中，所述第一电...

【专利技术属性】
技术研发人员：朴圣根，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：