一种电路板及其设计方法技术

本发明专利技术公开了一种电路板及其设计方法。所述设计方法为设置至少两组宽度相同的双列直线式集成电路芯片，对于各集成电路芯片同一列的相邻管脚，将其间距设为一距离集合的其中一项，所述距离集合是一固定值的１倍至Ｎ倍所组成的集合，Ｎ为大于１的任一自然数；其中，各组集成电路芯片均含有至少一个芯片；将任一组集成电路芯片在所述电路板上的焊盘位置，与其它组集成电路芯片在所述电路板上的焊盘位置对应设置，至少部分管脚重合连接。所述电路板，采用所述设计方法制成。采用本发明专利技术的设计方法的电路板，可以最大限度地减少电路板的使用面积的情况下，方便用户有更多的品质选择。

【技术实现步骤摘要】

本专利技术属于电路板设计
，特别涉及。
技术介绍
现阶段，各种电子产品中电路板的设计已经变得尤为重要。电路板上，通常 含有电源接口、信号输入接口及信号输出接口，并且会连接有各种电子器件，例 如连接有电阻、电容、电感线圈、电源芯片、驱动芯片、输入控制芯片、输出控 制芯片，逻辑控制芯片等等，以实现电路板不同的功能。目前，如何更优化芯片 间的连线，及如何更加节省电路板的面积，是在电路板设计时需要重点考虑的。目前，电路板设计的过程中通常根据已确定元件及功能的需要，考虑预留焊 盘的位置，如果电路板制作完成后，想要实现其他功能或芯片连接，只能重新更 换电路板。这样就会造成成本的巨大浪费。因此，现有技术存在缺陷，有待于进 一步改进和发展。
技术实现思路
本专利技术为了解决现有技术上的不足，特别涉及。一种电路板的设计方法，包括以下步骤设置至少两组宽度相同的双列直线式集成电路芯片，对于各集成电路芯片同 一列的相邻管脚，将其间距设为一距离集合的其中一项，所述距离集合是一固定 值的1倍至N倍所组成的集合，N为大于l的任一自然数；其中，各组集成电路 芯片均含有至少一个芯片；即同一芯片的管脚之间的间隔可以相等，也可以不等， 但是总是一个标准值的倍数，例如，固定值为l个管脚的标准焊盘间距，管脚l和管脚2之间距离为l倍固定值，管脚2和管脚3之间距离为3倍固定值，管脚 3和管脚4之间距离为2倍固定值，管脚4和管脚5之间距离为2倍固定值，管 脚5和管脚6之间距离为5倍固定值，以此类推。此外，所述设计方法还需将任一组集成电路芯片在所述电路板上的焊盘位 置，与其它组集成电路芯片在所述电路板上的焊盘位置对应设置，至少部分管脚 重合连接。本专利技术实施例中，对于同 一集成电路芯片的同 一列管脚，将相邻管脚之间的 间距可以设为相等。本专利技术实施例中，设置两组宽度相同的双列直线式集成电路芯片；将第一组 集成电路芯片在所述电3各板上的焊盘位置、以及第二组集成电路芯片在所述电路 板上的焊盘位置，全部重合设置，并将第一组集成电路芯片的管脚，与第二组集 成电路芯片的管脚，全部重合连接；即——对应地共用定义相同的电路板连线， 以实现相同的功能。或，将第一组集成电路芯片在所述电路板上的焊盘位置、以及第二组集成电 路芯片在所述电路板上的焊盘位置，部分重合设置，并将第一组集成电路芯片的 管脚，与第二组集成电路芯片的管脚，部分重合连接，即只部分应用电路板连线， 以实现部分所需要的功能。本专利技术中，所述设计方法可采用DIP双列直插式封装方式、S0P小外型封装 方式、SSOP缩小型封装方式或TSOP薄小外形封装方式，对所述双列直线式集成 电路芯片进行封装。一种电路板，包括至少两组宽度相同的双列直线式集成电路芯片，其中，各 组集成电路芯片均含有至少一个芯片；各集成电路芯片同一列的相邻管脚，其间距为一距离集合的其中一项，所述 距离集合是一固定值的1倍至N倍所组成的集合，N为大于1的任一 自然数；任一组集成电路芯片在所述电路板上的焊盘位置，与其它组集成电路芯片在 所述电路板上的焊盘位置对应设置，至少部分管脚重合连接。本专利技术所述电路板，还包含电源模块、信号输入接口模块及信号输出接口 模块，各组集成电路芯片以串联或并联方式后，分别与电源模块、信号输入接口 模块、信号输出接口模块相连接。本专利技术所述的电路板，其仅包括两组宽度相同的双列直线式集成电路芯片， 第一组集成电路芯片在所述电路板上的焊盘位置、以及第二组集成电路芯片 在所述电路板上的焊盘位置，全部重合设置，并且，第一组集成电路芯片的管脚，与第二组集成电路芯片的管脚，全部重合连接；或，第一组集成电路芯片在所述电路板上的焊盘位置、以及第二组集成电路 芯片在所述电路板上的焊盘位置，部分重合设置，并且，第一组集成电路芯片的 管脚，与第二组集成电路芯片的管脚，部分重合连接。本专利技术实施例中，同 一集成电路芯片的同 一列管脚，相邻管脚之间的间距相等。本专利技术实施例中，所述双列直线式集成电路芯片采用DIP双列直插式封装、 SOP小外型封装、SS0P缩小型封装或TS0P薄小外形封装。本专利技术实施例中，各集成电路芯片组中，各芯片的间隔为至少1个管脚的标 准焊盘间距。本专利技术的有益效果，采用本专利技术的设计方法及电路板，在可以最大限度地减 少电路板的使用面积的情况下，方便用户有更多的品质选择，以便在不更换电路板的情况下，可获得更多的功能，从而在降低风险及生产成本的基础上实现最大限度的产品多样化生产。附图说明图1为本专利技术实施例2的示意图； 图2为本专利技术实施例3的示意图； 图3为本专利技术实施例4的示意图； 图4为本专利技术实施例5的示意图； 图5为本专利技术实施例6的示意图。 具体实施例方式下面结合附图及优选实施例对本专利技术做进一步详细阐述，实施例并不理解为 对本专利技术的限制。 实施例1一种电路板的设计方法，包括以下步骤设置至少两组宽度相同的双列直线 式集成电路芯片，对于各集成电路芯片同一列的相邻管脚，将其间距设为一距离 集合的其中一项，所述距离集合是一固定值的1倍至N倍所组成的集合，N为大 于l的任一自然数；即任一个芯片中，同一列的相邻管脚，间距可以相等也可以 不等，间距可以为一固定值的l倍、2倍、3倍甚至更多倍。更具体地说，同一芯片的管脚之间的间隔可以相等，也可以不等，但是总是 一个标准值的倍数，例如，固定值为1个管脚的标准焊盘间距，某一芯片中，管 脚1和管脚2之间距离为l倍固定值，管脚2和管脚3之间距离为3倍固定值， 管脚3和管脚4之间距离为2倍固定值，管脚4和管脚5之间距离为2倍固定值， 管脚5和管脚6之间距离为5倍固定值，以此类推。这样可以实现灵活的共用一 个焊点、 一处连接位、或一个元件，例如，共用一个电阻或电容。其中，各组集成电路芯片均含有至少一个芯片，将任一组集成电路芯片在所 述电路板上的焊盘位置，与其它组集成电路芯片在所述电^各板上的焊盘位置对应 设置，至少部分管脚重合连接。较好的是，对于同一个芯片的同一列管脚，将相邻管脚之间的间距设为相等。 或者，对于同一组集成电路芯片的各个芯片，将其相邻管脚之间的间距设为相等。本实施例中，设置两组宽度相同的双列直线式集成电路芯片； 将第一组集成电路芯片在所述电路板上的焊盘位置、以及第二组集成电路芯 片在所述电路板上的焊盘位置，全部重合设置，并将第一组集成电路芯片的管脚， 与第二组集成电路芯片的管脚，全部重合连接；即——对应地共用定义相同的电 3各板连线。此外，本设计方法中采用DIP双列直插式封装方式、SOP小外型封装方式、 SSOP缩小型封装方式或TS0P薄小外形封装方式，对所述双列直线式集成电路芯 片进行封装。采用本专利技术所述的设计方法，可以最大限度的节省电路板的空间，从而节省 了成本，其中，通过重复利用焊盘，连接上不同的芯片，还可以实现不同的功能， 即实现了产品的多样化。实施例2并且，本专利技术还提供了一种电路板，其包括至少两组宽度相同的双列直线式 集成电路芯片，其中，各组集成电路芯片均含有至少一个芯片；各集成电路芯片 同一列的相邻管脚，其间距为一距离集合的其中一项，所述距离集合是一固定值 的1倍至N倍所组成的集合，N为大于l的任一自然数；任一组集成电路芯片在所述电路板上的焊盘位置，与其它组集成电路芯片在所述电路板上本文档来自技高网...

【技术保护点】
一种电路板的设计方法，其特征在于，包括以下步骤：　设置至少两组宽度相同的双列直线式集成电路芯片，对于各集成电路芯片同一列的相邻管脚，将其间距设为一距离集合的其中一项，所述距离集合是一固定值的１倍至Ｎ倍所组成的集合，Ｎ为大于１的任一自然数；其中，各组集成电路芯片均含有至少一个芯片；　将任一组集成电路芯片在所述电路板上的焊盘位置，与其它组集成电路芯片在所述电路板上的焊盘位置对应设置，至少部分管脚重合连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：商松，
申请(专利权)人：北京巨数数字技术开发有限公司，
类型：发明
国别省市：11[中国|北京]