基于开关矩阵的焦平面阵列探测器及其制作方法技术

本发明专利技术公开了一种基于开关矩阵的焦平面阵列探测器及其制作方法，涉及FPA技术领域。该方法的步骤包括：制作行列独立探测器芯片，探测器芯片中所有行的像元共用P电极、且所有列的像元共用N电极；或者探测器芯片中所有行的像元共用N电极、且所有列的像元共用P电极。本发明专利技术的焦平面阵列探测器中存在多个行列独立、且各行共P电极、各列共N电极(或各行共N电极、各列共P电极)的探测器芯片。本发明专利技术的探测器在使用时能够通过不同行、列的控制，对各个像元依次逐个进行选通，选通时可跳过短路或低压像元，使存在少量短路或低压像元的阵列芯片仍然可用。可用。可用。

【技术实现步骤摘要】
基于开关矩阵的焦平面阵列探测器及其制作方法


[0001]本专利技术涉及FPA(focal plane array，焦平面阵列探测器)
，具体涉及一种基于开关矩阵的焦平面阵列探测器及其制作方法。

技术介绍

[0002]FPA是由感光阵列芯片(光芯片)和读出电路芯片(电芯片)集成形成的光电转换芯片，广泛应用于激光成像、激光雷达、空间光通信等领域。对于红外波段的焦平面阵列，需要将III
‑
V族感光阵列芯片(像元为PIN、APD等)通过倒装焊工艺与硅基读出电路芯片(ROIC)连通，光芯片的每个像元与电芯片的读出单元一一对应。基于APD(雪崩光电二极管)像元的焦平面阵列探测器工作于高压(对于InGaAs APD，通常为30～80V)，远高于读出电路的工作电压(通常为1.8V～5V)，在工作状态下，焦平面各个像元上通常施加相同的偏置电压，当光芯片的某一个或多个像元为短路像元、或击穿电压远低于阵列光芯片各个像元的平均水平时，这些短路或低压像元的最小工作电压将限制整个光芯片的工作电压，导致芯片无法进入正常工作状态或整体增益、探测效率等关键指标偏低。在当前III
‑
V族化合物半导体材料体系的制作工艺水平下，晶圆内难以避免存在一定的缺陷，通常在每平方厘米100个的量级，因此在制作感光阵列芯片，尤其是像元数量在数千个以上、芯片尺寸超过1mm时，阵列芯片中出现短路或低压像元的概率较高，严重限制了阵列芯片的良率。

技术实现思路

[0003]针对现有技术中存在的缺陷，本专利技术解决的技术问题为：如何让存在少量短路或低压像元的阵列芯片正常工作并保证其整体增益。
[0004]为达到以上目的，本专利技术提供的基于开关矩阵的焦平面阵列探测器的制作方法，包括以下步骤：制作行列独立探测器芯片，探测器芯片中所有行的像元共用P电极、且所有列的像元共用N电极；或者探测器芯片中所有行的像元共用N电极、且所有列的像元共用P电极。
[0005]在上述技术方案的基础上，该方法还包括以下步骤：为探测器芯片的每一行和每一列电连接一个选通开关，其用于：选通指定行和/或指定列的像元。
[0006]在上述技术方案的基础上，该方法还包括以下步骤：为每个选通的像元提供线性模式或盖革模式进行信号输出。
[0007]在上述技术方案的基础上，所述探测器芯片采用绝缘衬底的正入射阵列芯片，探测器芯片的制造方法包括：
[0008]S101：依次在绝缘衬底上生成缓冲层、吸收层、过渡层、电荷层、顶层和接触层；
[0009]S102：对晶圆进行选择性窗口扩散，使顶层和接触层的部分区域转化为p型掺杂区域，p型掺杂区域即为最终各像元有源区；
[0010]S103：在各列之间刻蚀隔离槽，由顶部刻蚀至绝缘衬底；
[0011]S104：将阵列的各个列边缘部分由顶端刻蚀至缓冲层；
[0012]S105：在每列的边缘部分制作N电极，使N电极金属与缓冲层接触，各列内像元N电极相互导通并引至阵列边缘；
[0013]S106：对列隔离槽和N电极进行钝化覆盖和沟槽填充；
[0014]S107：在芯片顶部进行增透膜沉积后，通过光刻和刻蚀工艺在各像元p型区制作环形接触窗口；
[0015]S108：将各行P电极进行沉积，各行P电极金属分别与S107中的环形接触窗口接触，形成有效感光面。
[0016]在上述技术方案的基础上，所述探测器芯片采用N型衬底、背入射的CoC芯片，探测器芯片的具体制造方法包括：
[0017]S201：依次在N型衬底上生成缓冲层、腐蚀停止层，接触层、吸收层、过渡层、电荷层、顶层和接触层；
[0018]S202：对晶圆进行选择性窗口扩散，使顶层和接触层部分区域转化为p型掺杂区域，p型掺杂区域即为最终的各像元有源区；
[0019]S203：在各列之间刻蚀隔离槽，由顶部刻蚀至衬底；
[0020]S204：将阵列的各个列边缘部分由顶端刻蚀至N型接触层；
[0021]S205：在S204中的各个列边缘部分制作N电极，使N电极金属与缓冲层接触，各列内像元N电极相互导通并引至阵列边缘；
[0022]S206：对列隔离槽和N电极进行钝化覆盖及沟槽填充；
[0023]S207：在芯片顶部进行增透膜沉积后，通过光刻和刻蚀工艺在各像元p型区制作接触窗口；
[0024]S208：将各行P电极进行沉积，各行P电极金属分别与S207中的接触窗口接触，各行P电极相互独立并引至阵列边缘；
[0025]S209：经过S208之后的芯片倒装贴在含有P电极接触点和N电极接触点的载片上，使阵列芯片的各行、列电极与载片对应电极导通；
[0026]S210：依次移除衬底和腐蚀停止层，使N型接触层裸露后，在N型接触层上沉积增透膜。
[0027]本专利技术提供的基于开关矩阵的焦平面阵列探测器，该探测器包括具备有若干行像元和若干列像元的探测器芯片，每行之间的像元独立，每列之间的像元独立；所有行的像元共用P电极、且所有列的像元共用N电极；或者所有行的像元共用N电极、且所有列的像元共用P电极。
[0028]在上述技术方案的基础上，该探测器还包括行选通开关和列选通开关；行选通开关包括与探测器芯片的每一行一一电连接的行开关，列选通开关与探测器芯片的每一列一一电连接的列开关；行选通开关和列选通开关各通过一路开关逻辑电路与选通控制逻辑电路电连接；
[0029]选通控制逻辑电路用于：下发指定行开关和/或列开关闭合和关断的指令至开关逻辑电路；
[0030]开关逻辑电路用于：根据选通控制逻辑电路的指令，闭合或关断对应的开关。
[0031]在上述技术方案的基础上，该探测器还包括模式切换选通电路、盖革模式淬灭电路、线性模式放大电路和信号处理电路；模式切换选通电路的输入端分别连接行选通开关
和列选通开关，模式切换选通电路的输出端分别通过盖革模式淬灭电路和线性模式放大电路，与信号处理电路连接；
[0032]模式切换选通电路用于：为行选通开关和列选通开关，提供盖革模式淬灭电路或线性模式放大电路，来将信号传输至信号处理电路处理后生产图像。
[0033]在上述技术方案的基础上，所述探测器芯片采用绝缘衬底的阵列芯片，探测器芯片的制造方法包括：
[0034]S101：依次在绝缘衬底上生成缓冲层、吸收层、过渡层、电荷层、顶层和接触层；
[0035]S102：对晶圆进行选择性窗口扩散，使顶层和接触层的部分区域转化为p型掺杂区域，p型掺杂区域即为最终各像元有源区；
[0036]S103：在各列之间刻蚀隔离槽，由顶部刻蚀至绝缘衬底；
[0037]S104：将阵列的各个列边缘部分由顶端刻蚀至缓冲层；
[0038]S105：在每列的边缘部分制作N电极，使N电极金属与缓冲层接触，各列内像元N电极相互导通并引至阵列边缘；
[0039]S106：对列隔离槽和N电极进行钝化覆盖和沟槽填充；
[0040]S本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于开关矩阵的焦平面阵列探测器的制作方法，其特征在于，该方法包括以下步骤：制作行列独立探测器芯片，探测器芯片中所有行的像元共用P电极、且所有列的像元共用N电极；或者探测器芯片中所有行的像元共用N电极、且所有列的像元共用P电极。2.如权利要求1所述的基于开关矩阵的焦平面阵列探测器的制作方法，其特征在于，该方法还包括以下步骤：为探测器芯片的每一行和每一列电连接一个选通开关，其用于：选通指定行和/或指定列的像元。3.如权利要求2所述的基于开关矩阵的焦平面阵列探测器的制作方法，其特征在于，该方法还包括以下步骤：为每个选通的像元提供线性模式或盖革模式进行信号输出。4.如权利要求1至3任一项所述的基于开关矩阵的焦平面阵列探测器的制作方法，其特征在于：所述探测器芯片采用绝缘衬底的正入射阵列芯片，探测器芯片的制造方法包括：S101：依次在绝缘衬底上生成缓冲层、吸收层、过渡层、电荷层、顶层和接触层；S102：对晶圆进行选择性窗口扩散，使顶层和接触层的部分区域转化为p型掺杂区域，p型掺杂区域即为最终各像元有源区；S103：在各列之间刻蚀隔离槽，由顶部刻蚀至绝缘衬底；S104：将阵列的各个列边缘部分由顶端刻蚀至缓冲层；S105：在每列的边缘部分制作N电极，使N电极金属与缓冲层接触，各列内像元N电极相互导通并引至阵列边缘；S106：对列隔离槽和N电极进行钝化覆盖和沟槽填充；S107：在芯片顶部进行增透膜沉积后，通过光刻和刻蚀工艺在各像元p型区制作环形接触窗口；S108：将各行P电极进行沉积，各行P电极金属分别与S107中的环形接触窗口接触，形成有效感光面。5.如权利要求1至3任一项所述的基于开关矩阵的焦平面阵列探测器的制作方法，其特征在于：所述探测器芯片采用N型衬底、背入射的CoC芯片，探测器芯片的具体制造方法包括：S201：依次在N型衬底上生成缓冲层、腐蚀停止层，接触层、吸收层、过渡层、电荷层、顶层和接触层；S202：对晶圆进行选择性窗口扩散，使顶层和接触层部分区域转化为p型掺杂区域，p型掺杂区域即为最终的各像元有源区；S203：在各列之间刻蚀隔离槽，由顶部刻蚀至衬底；S204：将阵列的各个列边缘部分由顶端刻蚀至N型接触层；S205：在S204中的各个列边缘部分制作N电极，使N电极金属与缓冲层接触，各列内像元N电极相互导通并引至阵列边缘；S206：对列隔离槽和N电极进行钝化覆盖及沟槽填充；S207：在芯片顶部进行增透膜沉积后，通过光刻和刻蚀工艺在各像元p型区制作接触窗口；S208：将各行P电极进行沉积，各行P电极金属分别与S207中的接触窗口接触，各行P电极相互独立并引至阵列边缘；S209：经过S208之后的芯片倒装贴在含有P电极接触点和N电极接触点的载片上，使阵
列芯片的各行、列电极与载片对应电极导通；S210：依次移除衬底和腐蚀停止层，使N型接触层裸露后，在N型接触层上沉积增透膜。6.一种基于开关矩阵的焦平面阵列探测器，其特征在于：该探测器包括具备有若干行像元和若干列像元的探测器芯片，每行之间的像元独立，每列之间的像元独立；所有行的像元共用P电极、且所有列的像元共用N电极；或者所有行的像元共用N电极、且所有列的像元共用P电极。7.如权利要...

【专利技术属性】
技术研发人员：曾磊，熊祎灵，文梦江，彭旭，
申请(专利权)人：武汉光谷量子技术有限公司，
类型：发明
国别省市：