一种光敏二极管的制备方法及光敏二极管技术

本发明专利技术涉及一种光敏二极管的制备方法及光敏二极管，其包括：在衬底上外延生长缓冲层、吸收层和帽层，形成外延结构；在外延结构的表面沉积介质膜，并在介质膜上形成蜂窝状的扩散掩膜窗口；通过蜂窝状的扩散掩膜窗口向帽层和吸收层扩散杂质，使每个扩散掩膜窗口扩散形成的扩散区的顶部串联在一起，底部互相间隔设置；去除设置有蜂窝状的扩散掩膜窗口的介质膜。由于采用蜂窝状的扩散掩膜窗口扩散形成扩散区，扩散区的顶部串联在一起，底部互相间隔，使有效结面积减小，降低结电容，提升光敏二极管对高频信号的响应能力，后续去除了设置有蜂窝状的扩散掩膜窗口的介质膜，可恢复原有光敏面镜面形貌，因此，不需要改变外延结构，也不会提高工作电压。提高工作电压。提高工作电压。

【技术实现步骤摘要】
一种光敏二极管的制备方法及光敏二极管


[0001]本专利技术涉及光敏二极管
，特别涉及一种光敏二极管的制备方法及光敏二极管。

技术介绍

[0002]目前，PIN型光敏二极管被广泛应用于各类安防、通讯、微光探测等方面，近年来随着高速光通讯产业的飞速发展，对PIN光敏二极管的高频响应能力提出了越来越高的要求。
[0003]由于PN结区储存电荷的变化，光敏二极管对外电路显示出一个与电压结相关的结电容C
j
，对入射光的响应信号幅值随频率升高而降低，高频截止频率为从该式看出结电容C
j
直接决定了PIN光敏二极管的高频响应能力，降低结电容Cj的大小是提升PIN光敏二极管高频响应能力的关键。
[0004]为了降低结电容的大小，相关技术中，通常采取增加耗尽层厚度的方法，这种方法的不利因素在于提高了外延生长成本，且提高了工作电压。
[0005]因此，有必要设计一种新的光敏二极管的制备方法，以克服上述问题。

技术实现思路

[0006]本专利技术实施例提供一种光敏二极管的制备方法及光敏二极管，以解决相关技术中采取增加耗尽层厚度的方法，会提高外延生长成本，且提高工作电压的问题。
[0007]第一方面，提供了一种光敏二极管的制备方法，其包括以下步骤：在衬底上外延生长缓冲层、吸收层和帽层，形成外延结构；在所述外延结构的表面沉积介质膜，并在所述介质膜上形成蜂窝状的扩散掩膜窗口；通过蜂窝状的所述扩散掩膜窗口向所述帽层和所述吸收层扩散杂质，使每个所述扩散掩膜窗口扩散形成的扩散区的顶部串联在一起，底部互相间隔设置；去除设置有蜂窝状的扩散掩膜窗口的介质膜。
[0008]一些实施例中，所述在所述介质膜上形成蜂窝状的扩散掩膜窗口，包括：通过光刻以及刻蚀工艺在所述介质膜上形成蜂窝状的扩散掩膜窗口。
[0009]一些实施例中，相邻两个所述扩散掩膜窗口的边缘间距小于所述扩散区的深度值。
[0010]一些实施例中，相邻两个所述扩散掩膜窗口的边缘间距小于所述扩散区的深度值的一半。
[0011]一些实施例中，在所述去除设置有蜂窝状的扩散掩膜窗口的介质膜之后，还包括：在所述外延结构的正面制作正面电极；在所述外延结构的背面制作背面电极。
[0012]一些实施例中，在所述外延结构的背面制作背面电极之前，还包括将所述衬底减薄抛光。
[0013]一些实施例中，所述去除设置有蜂窝状的扩散掩膜窗口的介质膜，包括：通过光刻以及刻蚀工艺将设置有蜂窝状的扩散掩膜窗口的介质膜去除。
[0014]一些实施例中，所述在所述外延结构的表面沉积介质膜，包括：采用等离子体增强化学的气相沉积法在所述帽层的表面沉积一层介质膜。
[0015]第二方面，提供了一种采用上述的光敏二极管的制备方法制得的光敏二极管，其自下而上依次包括衬底、吸收层和帽层；所述帽层内扩散杂质形成多个扩散区，每个扩散区向下扩散至所述吸收层，且多个所述扩散区的顶部串联在一起，底部互相间隔设置。
[0016]一些实施例中，所述扩散区为P掺杂，所述衬底为N掺杂。
[0017]本专利技术提供的技术方案带来的有益效果包括：
[0018]本专利技术实施例提供了一种光敏二极管的制备方法及光敏二极管，由于采用蜂窝状的扩散掩膜窗口扩散杂质形成扩散区，且扩散区的顶部串联在一起，底部互相间隔设置，使得结面积减小，进而可以降低结电容，从而提升光敏二极管对高频信号的响应能力，而后续去除了设置有蜂窝状的扩散掩膜窗口的介质膜，可以恢复原有光敏面形貌，因此，不需要改变外延结构，也不会提高工作电压。
附图说明
[0019]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为本专利技术实施例提供的一种光敏二极管的制备方法的流程图；
[0021]图2为本专利技术实施例提供的外延结构的结构示意图；
[0022]图3为本专利技术实施例提供的蜂窝状扩散掩膜窗口的结构示意图；
[0023]图4为现有普通的扩散窗口光敏面的结构示意图；
[0024]图5为本专利技术实施例提供的蜂窝状扩散掩膜窗口扩散形成扩散区的结构示意图；
[0025]图6为现有普通的扩散区的结构示意图；
[0026]图7为图5中去除蜂窝状扩散掩膜窗口后的结构示意图；
[0027]图8为本专利技术实施例提供的一种光敏二极管的结构示意图。
[0028]图中：
[0029]1、衬底；2、缓冲层；3、吸收层；4、帽层；5、介质膜；6、扩散掩膜窗口；7、扩散区；8、正面电极；9、背面电极。
具体实施方式
[0030]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0031]结电容是PIN型光敏二极管的一个重要指标参数，结电容的大小决定着PIN型光敏二极管的高频响应能力，为了降低结电容，目前主流的制备工艺都是通过减小光敏面面积，增加本征层的厚度等方法，但这类方法的弊端在于需要更改PIN光敏二极管的应用场景及外延材料的结构等。
[0032]本专利技术实施例提供了一种光敏二极管的制备方法，其能解决相关技术中采取增加耗尽层厚度的方法，会提高外延生长成本，且提高工作电压的问题。
[0033]本专利技术不改变任何材料结构及图形设计，通过在原有光敏面上利用镀膜、光刻、RIE等工艺形成蜂窝孔状图形，后续经过扩散方法形成PN结之后，再利用光刻，RIE等工艺将蜂窝孔状图形去除恢复原有光敏面，利用该方法降低PN结面积从而实现降低结电容。
[0034]参见图1所示，为本专利技术实施例提供的一种光敏二极管的制备方法，其可以包括以下步骤：
[0035]S1：在衬底1上外延生长缓冲层2、吸收层3和帽层4，形成外延结构(参见图2所示)。其中，帽层4可以为所述外延结构的顶层，吸收层3为中间层，为非掺杂吸收区，缓冲层2为低掺杂，与衬底掺杂类型相同，衬底1为高掺杂衬底1，且优选为N掺杂。
[0036]S2：在所述外延结构的表面沉积介质膜5，并在所述介质膜5上形成蜂窝状的扩散掩膜窗口6。也就是说，介质膜5上排列有多个所述扩散掩膜窗口6，多个所述扩散掩膜窗口6间隔设置，且多个所述扩散掩膜窗口6排列形成蜂窝状。
[0037]S3：通过蜂窝状的所述扩散掩膜窗口6向所述帽层4和所述吸收层3扩散杂质，使每个所述扩散掩膜窗口6扩散形成的扩散区7的顶部串联在一起，底部互相间隔设置。利用蜂窝状的所述扩散掩膜窗口6，通过扩散方法将杂质扩散至材料体内，实现材料改性。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光敏二极管的制备方法，其特征在于，其包括以下步骤：在衬底(1)上外延生长缓冲层(2)、吸收层(3)和帽层(4)，形成外延结构；在所述外延结构的表面沉积介质膜(5)，并在所述介质膜(5)上形成蜂窝状扩散掩膜窗口(6)；通过蜂窝状的所述扩散掩膜窗口(6)向所述帽层(4)和所述吸收层(3)扩散杂质，使每个所述扩散掩膜窗口(6)扩散形成的扩散区(7)的顶部串联在一起，底部互相间隔设置；去除设置有蜂窝状扩散掩膜窗口(6)的介质膜(5)。2.如权利要求1所述的光敏二极管的制备方法，其特征在于，所述在所述介质膜(5)上形成蜂窝状扩散掩膜窗口(6)，包括：通过光刻以及刻蚀工艺在所述介质膜(5)上形成蜂窝状扩散掩膜窗口(6)。3.如权利要求1所述的光敏二极管的制备方法，其特征在于：相邻两个所述扩散掩膜窗口(6)的边缘间距小于所述扩散区(7)的深度值。4.如权利要求3所述的光敏二极管的制备方法，其特征在于：相邻两个所述扩散掩膜窗口(6)的边缘间距小于所述扩散区(7)的深度值的一半。5.如权利要求1所述的光敏二极管的制备方法，其特征在于，在所述去除设置有蜂窝状扩散掩膜窗口(6)的介质膜(5)之后，...

【专利技术属性】
技术研发人员：曾磊，杨简遥，张舟，熊祎灵，彭旭，
申请(专利权)人：武汉光谷量子技术有限公司，
类型：发明
国别省市：