半导体器件的制备方法技术

本发明专利技术提供了一种半导体器件的制备方法，包括：提供衬底，衬底上形成有栅极结构，栅极结构两侧的衬底中分别形成有漏区和源区，且栅极结构和衬底的表面上覆盖有阻挡层；形成连接材料层覆盖阻挡层，图形化连接材料层以形成若干连接图形，且若干连接图形的顶部齐平；形成介质层，刻蚀介质层以形成若干第一开口；沿第一开口刻蚀去除连接图形，连接图形所在的区域转变为第二开口；沿第二开口刻蚀去除第二开口底部的阻挡层，第一开口和第二开口连通构成接触孔；以及，在接触孔中填充金属材质以形成接触插塞。本发明专利技术能够有效避免因刻蚀量差异导致的栅极吃穿的问题。栅极吃穿的问题。栅极吃穿的问题。

【技术实现步骤摘要】
半导体器件的制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件的制备方法。

技术介绍

[0002]在半导体器件的制备工艺中，在衬底上形成栅极结构，在栅极结构两侧的衬底中分别形成源区和漏区，在将栅极结构、源区和漏区电性引出时，形成介质层覆盖栅极结构和衬底，然后刻蚀介质层形成栅极接触孔、源极接触孔和漏极接触孔。由于栅极结构的顶部高于衬底的表面，栅极接触孔和源极接触孔与漏极接触孔的深度不同，在同时刻蚀形成栅极接触孔、源极接触孔和漏极接触孔时，刻蚀量差异（尤其刻蚀量相差较大）容易造成栅极吃穿的问题。虽然在现有技术中会在栅极结构和衬底上形成阻挡层，阻挡层作为刻蚀停止层，来预防栅极吃穿的问题，但不能完全避免栅极吃穿的现象发生。

技术实现思路

[0003]本专利技术的目的在于提供一种半导体器件的制备方法，能够有效避免因刻蚀量差异导致的栅极吃穿的问题。
[0004]为了达到上述目的，本专利技术提供了一种半导体器件的制备方法，包括：提供衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底中分别形成有漏区和源区，且所述栅极结构和所述衬底的表面上覆盖有阻挡层；形成连接材料层覆盖所述阻挡层，图形化所述连接材料层以形成若干连接图形，若干所述连接图形分别位于所述栅极结构、所述源区和所述漏区的上方，且若干所述连接图形的顶部齐平；形成介质层覆盖所述栅极结构、所述衬底、所述阻挡层及所述连接图形，刻蚀所述介质层以形成若干第一开口，所述第一开口的底部显露出所述连接图形的顶部，且所述连接材料层、所述介质层和所述阻挡层的材质均不同；沿所述第一开口刻蚀去除所述连接图形，所述连接图形所在的区域转变为第二开口；沿所述第二开口刻蚀去除所述第二开口底部的阻挡层，以使所述第二开口延伸至所述栅极结构的顶面及所述源区和所述漏区的表面，所述第一开口和所述第二开口连通构成接触孔；以及，在所述接触孔中填充金属材质以形成接触插塞。
[0005]可选的，所述第一开口的底部与所述连接图形的顶部完全对准。
[0006]可选的，所述阻挡层的材质包括氮化硅，所述介质层的材质包括氧化硅。
[0007]可选的，所述连接材料层的材质包括多晶硅或无定型碳。
[0008]可选的，当所述连接材料层的材质为多晶硅时，采用湿法刻蚀工艺刻蚀去除所述连接图形。
[0009]可选的，所述湿法刻蚀工艺的刻蚀剂包括氨水。
[0010]可选的，当所述连接材料层的材质为无定型碳时，采用干法刻蚀工艺刻蚀去除所述连接图形。
[0011]可选的，所述干法刻蚀工艺的刻蚀气体包括氧气。
[0012]可选的，刻蚀所述介质层以形成若干第一开口、刻蚀去除所述连接图形以及刻蚀去除所述第二开口底部的阻挡层均在同一工艺腔内进行。
[0013]可选的，形成所述连接材料层覆盖所述阻挡层且覆盖至所述栅极结构的上方之后，执行研磨工艺以使所述连接材料层的顶部平坦。
[0014]在本专利技术提供的半导体器件的制备方法中，提供衬底，衬底上形成有栅极结构，栅极结构两侧的衬底中分别形成有漏区和源区，且栅极结构和衬底的表面上覆盖有阻挡层；形成连接材料层覆盖阻挡层，图形化连接材料层以形成若干连接图形，若干连接图形分别位于栅极结构、源区和漏区的上方，且若干连接图形的顶部齐平；形成介质层覆盖栅极结构、衬底、阻挡层及连接图形，刻蚀介质层以形成若干第一开口，第一开口的底部显露出所述连接图形的顶部，且连接材料层、介质层和阻挡层的材质均不同；沿第一开口刻蚀去除连接图形，连接图形所在的区域转变为第二开口；沿第二开口刻蚀去除第二开口底部的阻挡层，以使第二开口延伸至栅极结构的顶面及源区和漏区的表面，第一开口和第二开口连通构成接触孔；以及，在接触孔中填充金属材质以形成接触插塞。本专利技术中先形成若干连接图形，再形成第一开口显露出连接图形，由于若干连接图形的顶部齐平形成第一开口的刻蚀量相同；进而去除连接图形，由于连接材料层、介质层和阻挡层的材质均不同，可选择相对于介质层和阻挡层蚀刻选择比更大的材料作为连接材料层，或可选择采用非等离子体刻蚀工艺去除连接图形，避免对阻挡层产生过蚀刻的情况，即实现刻蚀去除连接图形时不会对介质层和阻挡层产生较大的影响；随后刻蚀去除第二开口底部的阻挡层，第一开口和第二开口连通构成接触孔，能够有效避免现有技术中因刻蚀量差异导致的栅极吃穿的问题。
附图说明
[0015]图1为本专利技术一实施例提供的半导体器件的制备方法的流程图。
[0016]图2为本专利技术一实施例提供的半导体器件的制备方法中提供衬底后的剖面示意图。
[0017]图3为本专利技术一实施例提供的半导体器件的制备方法中形成连接材料层后的剖面示意图。
[0018]图4为本专利技术一实施例提供的半导体器件的制备方法中形成连接图形后的剖面示意图。
[0019]图5为本专利技术一实施例提供的半导体器件的制备方法中形成介质层后的剖面示意图。
[0020]图6为本专利技术一实施例提供的半导体器件的制备方法中形成第一开口后的剖面示意图。
[0021]图7为本专利技术一实施例提供的半导体器件的制备方法中形成第二开口后的剖面示意图。
[0022]图8为本专利技术一实施例提供的半导体器件的制备方法中刻蚀去除第二开口底部的阻挡层后的剖面示意图。
[0023]图9为本专利技术一实施例提供的半导体器件的制备方法中形成接触插塞后的剖面示意图。
[0024]其中，附图标记为：10
‑
衬底；12
‑
沟槽隔离结构；14
‑
掺杂区；20
‑
栅极结构；30
‑
阻挡层；40
‑
连接材料层；42
‑
连接图形；50
‑
介质层；61
‑
第一开口；62
‑
第二开口；60
‑
接触孔；70
‑
接触插塞。
具体实施方式
[0025]为使本专利技术的目的、优点和特征更加清楚，以下结合附图和具体实施例对本专利技术作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本专利技术实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
[0026]如在本专利技术中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底中分别形成有漏区和源区，且所述栅极结构和所述衬底的表面上覆盖有阻挡层；形成连接材料层覆盖所述阻挡层，图形化所述连接材料层以形成若干连接图形，若干所述连接图形分别位于所述栅极结构、所述源区和所述漏区的上方，且若干所述连接图形的顶部齐平；形成介质层覆盖所述栅极结构、所述衬底、所述阻挡层及所述连接图形，刻蚀所述介质层以形成若干第一开口，所述第一开口的底部显露出所述连接图形的顶部，且所述连接材料层、所述介质层和所述阻挡层的材质均不同；沿所述第一开口刻蚀去除所述连接图形，所述连接图形所在的区域转变为第二开口；沿所述第二开口刻蚀去除所述第二开口底部的阻挡层，以使所述第二开口延伸至所述栅极结构的顶面及所述源区和所述漏区的表面，所述第一开口和所述第二开口连通构成接触孔；以及，在所述接触孔中填充金属材质以形成接触插塞。2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一开口的底部与所述连接图形的顶部完全对准。3.如权利要求1所述的半导体器件的制备方...

【专利技术属性】
技术研发人员：朱小锋，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：