一种半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法，该半导体器件的电容结构包括下电极、与下电极相对的上电极和环绕下电极和上电极的栅介质。其中，电容结构位于经过至少两次刻蚀得到的沟槽内，沟槽包括具有第一宽度的沟槽上部和具有第二宽度的沟槽下部，第一宽度小于第一宽度；下电极位于沟槽下部；上电极位于沟槽上部。如此，一方面通过多次刻蚀使下电极的宽度减小，还通过缩小沟槽上部宽度的方式，使沟槽与源区以上下叠加的方式共用同一垂直空间，进一步减小沟槽和源区的宽度和，使本申请半导体实施例的单元面积更小。实施例的单元面积更小。实施例的单元面积更小。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本申请涉及半导体领域，尤其涉及一种半导体器件及其制造方法。

技术介绍

[0002]在耐压为20V～200V的中低压器件领域内，屏蔽栅沟槽(Shielded Gate Trench，SGT)器件因为较低的比导通电阻和较低的栅漏耦合电容，得到广泛的应用。
[0003]屏蔽栅沟槽器件的栅极结构包括屏蔽多晶硅和多晶硅栅，屏蔽多晶硅通常也称为源多晶硅，都形成于沟槽中。根据屏蔽多晶硅和多晶硅栅在沟槽中通常分为上下结构，其中，屏蔽多晶硅位于沟槽下部，多晶硅栅位于沟槽上部，多晶硅栅和屏蔽多晶硅之间呈上下结构关系。
[0004]屏蔽栅沟槽器件的存储单元(Cell)为重复结构，器件面积取决于单元面积(pitch)大小。由于当前工艺能力受限，单元面积的大小不能持续缩小。

技术实现思路

[0005]针对上述技术问题，本申请人创造性地提供了一种半导体器件及其制造方法。
[0006]根据本申请实施例的第一方面，提供一种半导体器件，该半导体器件包括电容结构，电容结构包括下电极、与下电极相对的上电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，所述半导体器件包括电容结构，所述电容结构包括下电极、与下电极相对的上电极和环绕所述下电极和上电极的栅介质，其特征在于：所述电容结构位于经过至少两次刻蚀得到的沟槽内，所述沟槽包括具有第一宽度的沟槽上部和具有第二宽度的沟槽下部，所述第一宽度小于所述第一宽度；所述下电极位于所述沟槽下部；所述上电极位于所述沟槽上部。2.根据权利要求1所述的半导体器件，其特征在于，所述下电极的宽度为所述沟槽下部的高度的1/10。3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括源区，所述源区与所述沟槽下部以上下叠加的方式共用同一垂直空间。4.根据权利要求1
‑
3任一项所述的半导体器件，其特征在于，所述电容结构包括屏蔽栅沟槽器件，所述下电极包括屏蔽多晶硅，所述上电极包括多晶硅栅。5.一种半导体器件的制造方法，其特征在于，所述制造方法包括：在衬底之上，形成第一介质层，在所述第一介质层内，刻蚀得到第一沟槽；在所述第一沟槽内，形成第一栅介质；在所述第一栅介质内，形...

【专利技术属性】
技术研发人员：曹文康，
申请(专利权)人：杭州富芯半导体有限公司，
类型：发明
国别省市：