形成顶部选择栅极沟槽的方法技术

一种用于制造半导体器件(100)的方法，该半导体器件(100)具有被布置在衬底(101)之上的交替的绝缘层(111)和牺牲字线层(112)的第一堆叠，该第一堆叠包括核心区(170)和阶梯区(130)。该方法可以包括：在第一堆叠的核心区(170)中形成第一电介质沟槽(121)；在第一堆叠的阶梯区(130)中形成与第一电介质沟槽(121)相邻并且连接的第二电介质沟槽(122)；以及形成延伸穿过第一堆叠的虚设沟道结构(151)，其中，虚设沟道结构(151)是与第二电介质沟槽(122)间隔开的。(122)间隔开的。(122)间隔开的。

【技术实现步骤摘要】
【国外来华专利技术】形成顶部选择栅极沟槽的方法


[0001]概括而言，本申请描述了与半导体存储器件有关的实施例。

技术介绍

[0002]闪存器件被广泛用于各种现代技术(例如，智能电话、计算机等)中的电子数据存储。为了增加存储密度并且降低制造成本，已开发了三维(3D)NAND闪存器件。随着3D NAND技术朝着更高的密度和更高的容量推进(例如，从128个层发展到192个层)，大高宽比蚀刻和后续填充可能变得越来越困难。具体地，在沟道优先的制造方案中，通常在单个光掩模上印刷顶部选择栅极(TSG)沟槽图案。TSG沟槽的相当大的深度可能导致蚀刻和填充成为具有挑战性的任务。尽管努力通过将孔添加到TSG沟槽来缓解该问题，但是蚀刻轮廓可能变形，并且在随后的热工艺期间可能形成裂纹缺陷。

技术实现思路

[0003]本公开内容的各方面提供了具有被印刷在两个光掩模中的TSG沟槽的半导体器件以及形成具有TSG沟槽的半导体器件的方法。
[0004]根据第一方面，提供了一种半导体器件。所述半导体器件可以包括：在衬底之上的交替的绝缘层和字线层的第一堆叠，其中，所述第一堆叠可以包括核心区和阶梯区，并且所述字线层可以包括TSG。在一些实施例中，所述字线层还包括在所述TSG下方的一个或多个虚设TSG。在一些实施例中，所述字线层还可以包括在所述虚设TSG下方的栅极线、在所述栅极线下方的一个或多个底部选择栅极(BSG)以及在所述一个或多个虚设BSG下方的BSG。
[0005]所述半导体器件还可以包括：在所述第一堆叠的所述核心区中的第一沟道结构以及延伸穿过所述第一堆叠的虚设沟道结构。此外，所述第一沟道结构延伸穿过所述第一堆叠的所述核心区。例如，第一沟道结构可以包括被一个或多个绝缘层围绕的沟道层。另外，所述虚设沟道结构是在所述第一堆叠的所述核心区和所述阶梯区中的至少一者中形成的。
[0006]所述半导体器件还可以包括在所述核心区中的第一TSG切口结构以及在所述阶梯区中的第二TSG切口结构。所述第一TSG切口结构与所述第二TSG切口结构相邻并且连接。所述第一TSG切口结构和所述第二TSG切口结构两者都延伸穿过所述TSG并且将所述TSG划分为子TSG。在一些实施例中，所述第一TSG切口结构和所述第二TSG切口结构两者都延伸穿过所述一个或多个虚设TSG，并且将所述一个或多个虚设TSG划分为虚设子TSG。此外，所述第一TSG切口结构可以是由与所述第二TSG切口结构不同的电介质材料或相同的电介质材料制成的。所述第一TSG切口结构可以具有与所述第二TSG切口结构不同的深度或相同的深度。
[0007]在其它实施例中，所述半导体器件可以包括交替的绝缘层和字线层的第二堆叠，并且所述第二堆叠被夹在所述衬底与所述第一堆叠之间。所述第二堆叠可以包括在所述第二堆叠的核心区中的第二沟道结构，并且所述第二沟道结构延伸穿过所述第二堆叠的所述核心区并且与对应的第一沟道结构对准。
[0008]根据本公开内容的第二方面，提供了一种用于制造半导体器件的方法，其中，所述半导体器件具有被布置在衬底之上的交替的绝缘层和牺牲字线层的第一堆叠，所述第一堆叠包括核心区和阶梯区。所述方法可以包括：在所述第一堆叠的所述核心区中形成第一电介质沟槽；在所述第一堆叠的所述阶梯区中形成与所述第一电介质沟槽相邻并且连接的第二电介质沟槽；以及形成延伸穿过所述第一堆叠的虚设沟道结构，其中，所述虚设沟道结构是与所述第二电介质沟槽间隔开的。
[0009]在一些实施例中，在所述第一堆叠的所述核心区中形成所述第一电介质沟槽可以通过以下方式来实现：基于第一掩模，在所述第一堆叠的所述核心区中蚀刻一对或多对的所述交替的绝缘层和牺牲字线层，以形成第一空沟槽；以及利用第一电介质材料填充所述第一空沟槽。在所述第一堆叠的所述阶梯区中形成所述第二电介质沟槽可以通过以下方式来实现：基于第二掩模，在所述第一堆叠的所述阶梯区中蚀刻一对或多对的所述交替的绝缘层和牺牲字线层，以形成与已利用所述第一电介质材料填充的所述第一空沟槽相邻的第二空沟槽；以及利用第二电介质材料填充所述第二空沟槽。所述第一电介质材料可以是与所述第二电介质材料相同或不同的。此外，形成延伸穿过所述第一堆叠的虚设沟道结构可以通过以下方式来实现：基于第三掩模，蚀刻穿过所述第一堆叠以形成虚设沟道孔；以及利用第三电介质材料来填充所述虚设沟道孔。所述虚设沟道结构是在所述第一堆叠的所述核心区和所述阶梯区中的至少一者中形成的。在一些实施例中，形成所述第二电介质沟槽还可以包括：使用所述第二掩模在所述衬底之上形成标记，所述第二掩模包含所述标记和所述第二电介质沟槽的图案。所述标记可以用于将来的对准。
[0010]所述方法还可以包括：形成延伸穿过所述第一堆叠的栅极线切口沟槽；以及利用字线层代替所述牺牲字线层。所述栅极线切口沟槽可以在与所述第一电介质沟槽和所述第二电介质沟槽相同的方向上延伸，并且将所述第一堆叠划分为第一子堆叠。在一些实施例中，所述字线层包括在所述第一堆叠的顶部处的TSG，并且所述第一电介质沟槽和所述第二电介质沟槽延伸穿过所述TSG，并且将所述TSG划分为子TSG。在一些实施例中，所述字线层还可以包括在所述TSG下方的一个或多个虚设TSG，并且所述第一电介质沟槽和所述第二电介质沟槽可以进一步延伸穿过所述一个或多个虚设TSG，并且将所述一个或多个虚设TSG划分为虚设子TSG。
[0011]在一些实施例中，在形成所述第二电介质沟槽之前，所述方法可以包括：在所述第一堆叠的所述核心区中形成第一沟道结构，其中，所述第一沟道结构延伸穿过所述第一堆叠的所述核心区；以及形成所述第一堆叠的所述阶梯区。例如，所述第一沟道结构可以包括被一个或多个绝缘层围绕的沟道层。
[0012]在一些实施例中，在所述衬底之上形成交替的绝缘层和牺牲字线层的所述第一堆叠之前，所述方法可以包括：在所述衬底之上形成交替的绝缘层和牺牲字线层的第二堆叠，其中，所述第二堆叠被夹在所述第一堆叠与所述衬底之间；以及在所述第二堆叠的所述核心区中形成第二沟道结构，其中，所述第二沟道结构延伸穿过所述第二堆叠的所述核心区并且与对应的第一沟道结构对准。
附图说明
[0013]当将以下详细描述与附图一起阅读时，可以根据以下详细描述最佳地理解本公开
内容的各方面。应注意的是，根据行业中的标准惯例，各个特征不是按比例绘制的。实际上，为了讨论的清楚，可以增加或减小各个特征的尺寸。
[0014]图1A和1B分别示出了根据本公开内容的示例性实施例的半导体器件的截面图和俯视图。
[0015]图2
‑
5是根据本公开内容的示例性实施例的处于制造的各个中间步骤的半导体器件的截面图。
[0016]图6是根据本公开内容的实施例的用于制造示例性半导体器件的示例性过程的流程图。
具体实施方式
[0017]以下公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的特定示例以简化本公开内容。当然，这些仅仅是示例，而并不旨在进行限制。例如，在以下描述中本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于制造半导体器件的方法，所述半导体器件具有被布置在衬底之上的交替的绝缘层和牺牲字线层的第一堆叠，所述第一堆叠包括核心区和阶梯区，所述方法包括：在所述第一堆叠的所述核心区中形成第一电介质沟槽；在所述第一堆叠的所述阶梯区中形成与所述第一电介质沟槽相邻并且连接的第二电介质沟槽；以及形成延伸穿过所述第一堆叠的虚设沟道结构，所述虚设沟道结构是与所述第二电介质沟槽间隔开的。2.根据权利要求1所述的方法，其中，在所述第一堆叠的所述核心区中形成所述第一电介质沟槽进一步包括：基于第一掩模，在所述第一堆叠的所述核心区中蚀刻一对或多对的所述交替的绝缘层和牺牲字线层，以形成第一空沟槽；以及利用第一电介质材料填充所述第一空沟槽。3.根据权利要求2所述的方法，其中，在所述第一堆叠的所述阶梯区中形成所述第二电介质沟槽进一步包括：基于第二掩模，在所述第一堆叠的所述阶梯区中蚀刻一对或多对的所述交替的绝缘层和牺牲字线层，以形成与已用所述第一电介质材料填充的所述第一空沟槽相邻的第二空沟槽；以及利用第二电介质材料填充所述第二空沟槽。4.根据权利要求3所述的方法，其中，形成延伸穿过所述第一堆叠的虚设沟道结构进一步包括：基于第三掩模，蚀刻穿过所述第一堆叠以形成虚设沟道孔；以及利用第三电介质材料来填充所述虚设沟道孔。5.根据权利要求3所述的方法，其中，形成所述第二电介质沟槽进一步包括：使用所述第二掩模在所述衬底之上形成标记，所述第二掩模包含所述标记和所述第二电介质沟槽的图案，并且所述标记用于将来的对准。6.根据权利要求3所述的方法，其中，所述第一电介质材料是与所述第二电介质材料相同或不同的。7.根据权利要求1所述的方法，还包括：形成延伸穿过所述第一堆叠的栅极线切口沟槽，所述栅极线切口沟槽在与所述第一电介质沟槽和所述第二电介质沟槽相同的方向上延伸并且将所述第一堆叠划分为第一子堆叠；以及利用字线层代替所述牺牲字线层。8.根据权利要求7所述的方法，其中：所述字线层包括在所述第一堆叠的顶部处的顶部选择栅极(TSG)；以及所述第一电介质沟槽和所述第二电介质沟槽延伸穿过所述TSG，并且将所述TSG划分为子TSG。9.根据权利要求8所述的方法，其中：所述字线层包括在所述TSG下方的一个或多个虚设TSG；以及所述第一电介质沟槽和所述第二电介质沟槽延伸穿过所述一个或多个虚设TSG，并且
将所述一个或多个虚设TSG划分为虚设子TSG。10.根据权利要求1所述的方法，其中，在形成所述第二电介质沟槽之前，所述方法还包括：在所述第一堆叠的所述核心区中形成第一沟道结构，所述第一沟道结构延伸穿过所述第一堆叠的所述核心区并且包括被一个或...

【专利技术属性】
技术研发人员：尹航，吴智鹏，韩凯，张璐，王攀，王香凝，张慧，耿静静，肖梦，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：