半导体装置与其制作方法制造方法及图纸

本发明专利技术提供一种半导体装置，包含周边区块、基材、以及阵列区块。周边区块包含互补式金属氧化物半导体元件。基材设置在周边区块上，基材包含设置在周边区块上的N型掺杂多晶硅层、设置在N型掺杂多晶硅层上的氧化物层，以及设置在氧化物层上的P型掺杂多晶硅层。阵列区块设置在基材上，阵列区块包含设置在P型掺杂多晶硅层上并交替堆叠的栅极结构与绝缘层，其中栅极结构中的最底层的一个与P型掺杂多晶硅层一起作为半导体装置的接地选择线。阵列区块还包含垂直通道结构，穿过栅极结构与绝缘层，且延伸进入N型掺杂多晶硅层。且延伸进入N型掺杂多晶硅层。且延伸进入N型掺杂多晶硅层。

【技术实现步骤摘要】
半导体装置与其制作方法


[0001]本公开是关于一种半导体装置与其制作方法。

技术介绍

[0002]近年来，半导体装置的结构不断改变，且半导体装置的存储容量不断增加。存储器装置被应用于许多产品(例如数码相机、手机及电脑等)的存储元件中。随着这些应用的增加，存储器装置的需求集中在小尺寸与大存储容量上。为了满足此条件，需要具有高元件密度与小尺寸的存储器装置及其制造方法。
[0003]因此，期望开发出具有更多数量的多个堆叠平面的三维(three
‑
dimensional，3D)存储器装置，以达到更大的存储容量、改善品质并同时保持存储器装置的小尺寸。
[0004]公开内容
[0005]根据本公开的一些实施例，一种半导体装置，包含周边区块、基材、以及阵列区块。周边区块包含互补式金属氧化物半导体元件。基材设置在周边区块上，基材包含设置在周边区块上的N型掺杂多晶硅层、设置在N型掺杂多晶硅层上的氧化物层，以及设置在氧化物层上的P型掺杂多晶硅层。阵列区块设置在基材上，阵列区块包含设置在P型掺杂多晶硅层上并交替堆叠的栅极结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包含：一周边区块，包含多个互补式金属氧化物半导体元件；一基材，设置在该周边区块上，该基材包含：一N型掺杂多晶硅层，设置在该周边区块上；一氧化物层，设置在该N型掺杂多晶硅层上；以及一P型掺杂多晶硅层，设置在该氧化物层上；以及一阵列区块，设置在该基材上，该阵列区块包含：交替堆叠的多个栅极结构与多个绝缘层，设置在该P型掺杂多晶硅层上，其中该些栅极结构中的最底层的一个与该P型掺杂多晶硅层一起作为该半导体装置的接地选择线；以及一垂直通道结构，穿过该些栅极结构与该些绝缘层，且延伸进入该N型掺杂多晶硅层。2.根据权利要求1所述的半导体装置，其特征在于，该P型掺杂多晶硅层的厚度与各该栅极结构的厚度的比值约为3到4。3.根据权利要求1所述的半导体装置，其特征在于，该垂直通道结构的一通道层的一部分接触该N型掺杂多晶硅层。4.根据权利要求3所述的半导体装置，其特征在于，该垂直通道结构的一存储层包含围绕该通道层的顶端的一上部区段与围绕该通道层的底端的一下部区段，且该垂直通道结构的该通道层的该部分介于该上部区段与该下部区段之间。5.根据权利要求4所述的半导体装置，其特征在于，该氧化物层包含邻接该存储层的该上部区段的一第一部分以及连接该第一部分的一第二部分，其中该第一部分的厚度小于该第二部分的厚度。6.一种制作半导体装置的方法，其特征在于，包含：提供一结构，该结构包含：一周边区块，包含多个互补式金属氧化物半导体元件；一基材，设置在该周边区块上，该基材包含：一第一多晶硅层，设置在该周边区块上；一第一氧化物层，设置在该第一多晶硅层上；一第二多晶硅层，设置在该第一氧化物...

【专利技术属性】
技术研发人员：翁茂元，廖廷丰，刘光文，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：