一种闪存单元阵列及其制备工艺制造技术

本发明专利技术公开了一种闪存单元阵列及其制备工艺。其中，源线沿第一方向在所述衬底中延伸分布；位线沿第二方向在衬底中延伸分布；第一方向与第二方向相交；源线的两侧分别沿第一方向设置堆叠的浮栅和控制栅，形成堆叠栅极；选择栅设置在堆叠栅极远离源线的一侧；在相邻的堆叠栅极之间擦除栅沿第一方向延伸分布；其中，若位线远离选择栅的一侧设置漏极，则在第二方向上形成共用擦除栅的闪存单元；在第一方向上，相邻的闪存单元之间位线与源线在第二方向上形成虚设单元，其中，在虚设单元中，擦除栅的侧壁与浮栅的侧壁不接触。本发明专利技术提供的技术方案，提高了闪存单元阵列的数据保持能力和功能稳定性。能稳定性。能稳定性。

【技术实现步骤摘要】
一种闪存单元阵列及其制备工艺


[0001]本专利技术实施例涉及半导体存储器件
，尤其涉及一种闪存单元阵列及其制备工艺。

技术介绍

[0002]由多个半导体器件组成的半导体器件阵列可以实现模拟信号转换和向量矩阵算术计算等，因此被广泛应用于人工智能、数据处理、模型计算等领域。
[0003]在传统的工艺中，网络编程后闪存单元之间的虚设单元浮栅的存储电荷，易被擦除，从而浮栅产生较大的电荷变化，从而影响闪存单元阵列的数据保持能力，降低闪存单元的功能稳定性。

技术实现思路

[0004]本专利技术提供一种闪存单元阵列及其制备工艺，提高了闪存单元阵列的数据保持能力和功能稳定性。
[0005]第一方面，本专利技术实施例提供一种闪存单元阵列，包括：衬底、源线、位线、浮栅、控制栅、选择栅和擦除栅；
[0006]所述源线沿第一方向在所述衬底中延伸分布；所述位线沿第二方向在所述衬底中延伸分布；所述第一方向与所述第二方向相交；
[0007]所述源线的两侧分别沿所述第一方向设置堆叠的所述浮栅和所述控制栅，形成堆叠栅极；所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存单元阵列，其特征在于，包括：衬底、源线、位线、浮栅、控制栅、选择栅和擦除栅；所述源线沿第一方向在所述衬底中延伸分布；所述位线沿第二方向在所述衬底中延伸分布；所述第一方向与所述第二方向相交；所述源线的两侧分别沿所述第一方向设置堆叠的所述浮栅和所述控制栅，形成堆叠栅极；所述选择栅设置在所述堆叠栅极远离所述源线的一侧；在相邻的所述堆叠栅极之间所述擦除栅沿所述第一方向延伸分布；其中，若所述位线远离所述选择栅的一侧设置漏极，则在所述第二方向上形成共用所述擦除栅的闪存单元；在所述第一方向上，相邻的所述闪存单元之间所述位线与所述源线在所述第二方向上形成虚设单元，其中，在所述虚设单元中，所述擦除栅的侧壁与所述浮栅的侧壁不接触。2.根据权利要求1所述的闪存单元阵列，其特征在于，在所述第一方向上，所述擦除栅上设有第一中断区域；在所述闪存单元中，所述擦除栅在所述衬底上的垂直投影覆盖所述位线与所述源线的交叠位置；在所述虚设单元中，所述第一中断区域在所述衬底上的垂直投影覆盖所述位线与所述源线的交叠位置；所述第一中断区域用于增大所述虚设单元的所述浮栅与相邻所述擦除栅之间的间距。3.根据权利要求1所述的闪存单元阵列，其特征在于，在所述虚设单元中的所述浮栅、所述擦除栅和所述源线之间的位置设置有中断沟槽，其中，所述中断沟槽在所述衬底上的垂直投影与所述浮栅位置在所述衬底上的垂直投影存在交叠；所述中断沟槽在所述衬底上的垂直投影与所述擦除栅在所述衬底上的垂直投影存在交叠，所述中断沟槽在所述衬底上的垂直投影与所述源线在所述衬底上的垂直投影存在交叠；所述中断沟槽在垂直方向上与所述虚设单元的所述浮栅的接触厚度至少大于或等于所述浮栅在垂直方向上的厚度；所述中断沟槽用于断开所述虚设单元中所述浮栅与所述源线的连接，断开所述擦除栅与所述浮栅的连接。4.根据权利要求1
‑
3任一项所述的闪存单元阵列，其特征在于，所述虚设单元中所述擦除栅与所述浮栅之间设置垂直于所述衬底的隔离层。5.根据权利要求4所述的闪存单元阵列，其特征在于，所述隔离层的厚度为100埃
‑
150埃。6.一种闪存单元阵列的制备工艺，其特征在于，包括：在衬底上通过场氧化或浅沟槽隔离设置条带预构图；其中，所述条带预构图包括源线和位线；所述源线沿第一方向在所述衬底中延伸分布；所述位线沿第二方向在所述衬底中延伸分布；所述第一方向与所述第二方向相交；在所述源线的两侧沿所述第一方向形成堆叠栅极；所述堆叠栅极在靠近所述衬底的方向上依次为控制栅和浮栅...

【专利技术属性】
技术研发人员：王春明，
申请(专利权)人：北京知存科技有限公司，
类型：发明
国别省市：