用于半导体封装的底胶填充方法、封装结构及其制作方法技术

本发明专利技术揭示了一种用于半导体封装的底胶填充方法、封装结构的制作方法及封装结构，底胶填充方法包括：底胶添加：于电性连接的半导体器件与基板之间的第一区域周侧添加底胶，所述半导体器件内设置有连通所述第一区域的至少一通孔；底胶填充:控制所述通孔内的压力，使所述通孔处形成负压，进而促使所述底胶填充所述第一区域。通过控制通孔内负压，促使底胶在第一区域内流动，使得底胶填充满第一区域内空间，最后填充至通孔内，缩短了底胶的流动距离，填充于第一区域内的底胶不易形成空洞，同时可以通过控制负压来控制底胶的流速以及第一区域外周侧的底胶溢出长度，提升点胶效率和工程能力。能力。能力。

【技术实现步骤摘要】
用于半导体封装的底胶填充方法、封装结构及其制作方法


[0001]本专利技术涉及半导体封装
，尤其涉及一种用于半导体封装的底胶填充方法、封装结构的制作方法和封装结构。

技术介绍

[0002]随着半导体行业的快速发展，扇出型晶圆级封装(Fan
‑
out wafer level package，FOWLP)的封装结构广泛应用于半导体行业中。扇出型晶圆级封装的主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等。
[0003]以2.5D芯片封装为例，现有技术中的2.5D IC封装是将至少两块芯片通过扇出型封装集成为半导体器件，将半导体器件封装在基板上。但是，当半导体器件面积增加的时候，在半导体器件底部填充的过程中，半导体器件底部形成空洞及分层等风险也会随之增加，尤其是在半导体器件底部的中间位置，这带来了封装结构短路及可靠性不良等问题。

技术实现思路

[0004]本专利技术的目的在于提供一种用于半导体封装的底胶填充方法、封装结构的制作方法和封装结构，以降低半导体器件底部焊接区域形成空洞的风险，提高封装结构可靠性。
[0005]为实现上述专利技术目的，本专利技术提供一种用于半导体封装的底胶填充方法，包括：底胶添加：于电性连接的半导体器件与基板之间的第一区域周侧添加底胶，所述半导体器件内设置有连通所述第一区域的至少一通孔；底胶填充:控制所述通孔内的压力，使所述通孔处形成负压，进而促使所述底胶填充所述第一区域。
[0006]进一步地，所述方法还包括：重复循环前述底胶添加和底胶填充步骤，直至所述底胶完全填充所述第一区域，并且至少部分底胶通过第一区域流入所述通孔内。
[0007]进一步地，前述“至少部分底胶通过第一区域流入所述通孔内”具体为：流入所述通孔内底胶的高度超过所述通孔高度的一半，且所述底胶的高度不超出所述通孔远离所述第一区域的一侧。
[0008]进一步地，所述底胶填充方法还包括：在每循环完成一次底胶添加和底胶填充步骤后，获取所述第一区域周侧各位置处的胶体量；然后根据各位置处的胶体量调节下一次添加于对应位置处的底胶量。
[0009]进一步地，前述底胶填充步骤具体包括：提供具有吸嘴的抽气装置，使所述吸嘴覆盖于所述通孔远离所述第一区域的一侧；开启所述抽气装置而使得所述通孔内形成负压，促使底胶自第一区域周侧朝向通孔方向移动，进而填充于第一区域。
[0010]进一步地，前述底胶填充步骤还包括：控制所述负压直至所述第一区域周侧任一区域处的底胶全部流入第一区域；停止降压操作。
[0011]进一步地，所述底胶填充方法还包括：控制底胶添加量和所述负压，而使得底胶填充完成后，所述第一区域周侧的底胶溢出长度小于1.5mm。
[0012]进一步地，在所述底胶添加步骤中，第一区域周侧各区域至通孔之间的距离越远，
相应区域的底胶添加量越大。
[0013]本专利技术还提供了一种封装结构的制作方法，其包括：
[0014]于半导体器件内制作形成至少一通孔，所述通孔贯穿所述半导体器件的上、下表面；
[0015]将所述半导体器件设置于基板上表面，并与所述基板电性连接；
[0016]根据前述任意一实施例中所述的底胶填充方法填充底胶。
[0017]本专利技术还提供了一种封装结构，其为根据前述一种封装结构的制作方法制作得到。
[0018]进一步地，所述半导体器件包括再布线层、至少两块芯片和塑封体，所述再布线层具有上表面和与所述再布线层上表面相背的下表面，所述芯片设置于所述再布线层上表面并与所述再布线层电性连接；所述塑封体覆盖所述芯片以及所述再布线层；所述通孔设置于至少两块芯片之间的区域内，并连通所述塑封体的上表面和所述再布线层下表面；
[0019]所述封装结构还包括导电连接件，所述再布线层通过所述导电连接件设置于所述基板上表面，并与所述基板电性连接；所述底胶填充于所述半导体器件和所述基板之间的第一区域。
[0020]本专利技术的有益效果在于：在半导体器件与基板之间第一区域周围添加底胶，再于通孔内形成负压，进而通过控制负压，促使底胶在半导体器件底部第一区域流动，使得底胶填充满整个第一区域，最后通过第一区域进入通孔内，如此不仅可缩短底胶的流动距离，而且填充于半导体器件底部第一区域的底胶还不易形成空洞，同时可以通过控制负压来控制底胶的流速以及半导体器件外周侧的底胶溢出长度，提升点胶效率和工程能力。
附图说明
[0021]图1为本专利技术一实施例中的底胶填充方法的流程示意图；
[0022]图2
‑
图10为本专利技术一实施例中的对应底胶填充方法工艺步骤的结构示意图(图3为本专利技术一实施例中的扇出型封装结构以芯片侧表面处的截面俯视图)；
[0023]图11为本专利技术一实施例中的封装结构的制作方法的流程示意图；
[0024]图12为本专利技术一实施例中的封装结构的结构示意图；
[0025]图13为本专利技术另一实施例中的封装结构的结构示意图。
具体实施方式
[0026]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术具体实施方式及相应的附图对本专利技术技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本专利技术一部分实施方式，而不是全部的实施方式。基于本专利技术中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本专利技术保护的范围。
[0027]下面详细描述本专利技术的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。
[0028]为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。
空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
[0029]如图1所示，本专利技术提供一种用于半导体封装的底胶填充方法，包括：
[0030]底胶添加：于电性连接的半导体器件与基板之间的第一区域周侧添加底胶，所述半导体器件内设置有连通第一区域的至少一通孔。
[0031]底胶填充：控制前述至少一通孔内的压力，使前述至少一通孔内形成负压，进而促使底胶流动填充于第一区域。
[0032]如上，本专利技术所述用于半导体封装的底胶填充方法，主要用于在基板与电连接设置于基板上的半导体器件之间的间隙填充底胶，该间隙即为前述第一区域；进一步地，在本专利技术主要采用在半导体器件的通孔处形成负压的方式，以使得底胶在添加于前述间隙周缘之后，能够快速且充实地填充于该间隙中，避免在该间隙中存在空洞等本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于半导体封装的底胶填充方法，其特征在于，包括：底胶添加：于电性连接的半导体器件与基板之间的第一区域周侧添加底胶，所述半导体器件内设置有连通所述第一区域的至少一通孔；底胶填充:控制所述通孔内的压力，使所述通孔处形成负压，进而促使所述底胶填充所述第一区域。2.根据权利要求1所述的用于半导体封装的底胶填充方法，其特征在于，所述方法还包括：重复循环前述底胶添加和底胶填充步骤，直至所述底胶完全填充所述第一区域，并且至少部分底胶通过第一区域流入所述通孔内。3.根据权利要求2所述的用于半导体封装的底胶填充方法，其特征在于，前述“至少部分底胶通过第一区域流入所述通孔内”具体为：流入所述通孔内底胶的高度超过所述通孔高度的一半，且所述底胶的高度不超出所述通孔远离所述第一区域的一侧。4.根据权利要求2所述的用于半导体封装的底胶填充方法，其特征在于，所述底胶填充方法还包括：在每循环完成一次底胶添加和底胶填充步骤后，获取所述第一区域周侧各位置处的胶体量；然后根据各位置处的胶体量调节下一次添加于对应位置处的底胶量。5.根据权利要求1所述的用于半导体封装的底胶填充方法，其特征在于，前述底胶填充步骤具体包括：提供具有吸嘴的抽气装置，使所述吸嘴覆盖于所述通孔远离所述第一区域的一侧；开启所述抽气装置而使得所述通孔内形成负压，促使底胶自第一区域周侧朝向通孔方向移动，进而填充于第一区域。6.根据权利要求1或5所述的用于半导体封装的底胶填充方法，其特征在于，前述底胶填充步骤还包括：控制所述负压直至所...

【专利技术属性】
技术研发人员：徐健，李铢元，
申请(专利权)人：星科金朋半导体江阴有限公司，
类型：发明
国别省市：