半导体封装装置制造方法及图纸

本申请提出了一种半导体封装装置。本申请通过在包覆第一芯片和第二芯片的第一模封材的上下两侧，分别设置第一重布线层和第二重布线层，藉由CTE相同/相近的两层重布线层彼此对抗避免结构发生翘曲，并将桥接线路设置在第一重布线层和第二重布线层之间，即能以第一重布线层抵挡来自上方的应力而保护桥接线路，避免桥接线路断裂。另外，以打线取代微凸块电连接桥接线路与第一芯片、第二芯片，可藉由缩小间距增加IO数，且能腾出第二重布线层的空间做其他应用。进一步，第二重布线层可让整个芯片组件的底侧较平整，方便后续设置在基板上。方便后续设置在基板上。方便后续设置在基板上。

【技术实现步骤摘要】
半导体封装装置


[0001]本申请涉及半导体封装
，具体涉及一种半导体封装装置。

技术介绍

[0002]现有的扇出型基板上芯片(Fan
‑
Out Chip on Substrate，FOCoS)封装结构因各材料的热膨胀系数(Coefficient of Thermal Expansion，CTE)不匹配，例如重布线层(Redistribution Layer，RDL)的介电材料的CTE大于模封材(Molding Compound)，在热制程中将发生翘曲(类似哭脸)，应力将集中在芯片的角落。
[0003]例如图1所示的一种FOCoS封装结构，包括基板101，基板101上形成有扇出线路层即重布线层103，重布线层103上设置有两个芯片102，两个芯片102被模封材104包覆。重布线层103上设置有桥接线路105，两个芯片102通过桥接线路105实现互连。
[0004]由于桥接线路105是朝上设置，且其上方缺乏其他保护结构，当芯片102间的结构刚性不足以抵抗应力时，位于应力集中点的桥接线路105等结构将容易沿芯片102边缘断裂。

技术实现思路

[0005]本申请提出了一种半导体封装装置，用于解决现有的FOCoS封装结构因材料CTE不匹配而受热翘曲，进而会导致桥接线路断裂的技术问题。
[0006]第一方面，本申请提供一种半导体封装装置，包括：第一芯片和第二芯片，沿水平方向间隔设置；第一模封材，包覆所述第一芯片和所述第二芯片；第一重布线层和第二重布线层，分别设置在所述第一模封材的上下两侧；桥接线路，设置在所述第一重布线层和所述第二重布线层之间，用于电连接所述第一芯片和所述第二芯片。
[0007]在一些可选的实施方式中，所述半导体封装装置还包括：分别电连接所述第一芯片与所述桥接线路以及电连接所述第二芯片与所述桥接线路的第一打线。
[0008]在一些可选的实施方式中所述第一芯片和所述第二芯片设置在所述第一重布线层的朝向所述第二重布线层的一侧，所述桥接线路设置在所述第一重布线层上。
[0009]在一些可选的实施方式中所述第一芯片和所述第二芯片的主动面朝向所述第二重布线层。
[0010]在一些可选的实施方式中所述第一重布线层和所述第二重布线层通过导电孔或导电柱电连接。
[0011]在一些可选的实施方式中，所述半导体封装装置还包括：埋设于所述第一重布线层的导热垫。
[0012]在一些可选的实施方式中，所述半导体封装装置还包括：设置于所述第二重布线层下的基板，所述第二重布线层与所述基板通过微凸块电连接。
[0013]在一些可选的实施方式中，所述半导体封装装置还包括：包覆所述微凸块的底部填充料。
[0014]在一些可选的实施方式中，所述半导体封装装置还包括：设置于所述第二重布线层下的基板，和电连接所述第一重布线层与所述基板的第二打线。
[0015]在一些可选的实施方式中，所述半导体封装装置还包括：包覆所述第一模封材、所述第一重布线层和所述第二重布线层以及所述第二打线的第二模封材。
[0016]如上所述，为了解决现有的FOCoS封装结构因材料CTE不匹配而受热翘曲，进而会导致桥接线路断裂的技术问题，本申请提出了一种半导体封装装置。本申请的技术构思是，以CTE相近的材料包覆CTE不同的材料，来解决材料CTE不匹配而受热翘曲的问题。本申请的技术方案是，通过在包覆第一芯片和第二芯片的第一模封材的上下两侧，分别设置第一重布线层和第二重布线层，藉由CTE相同/相近的两层重布线层彼此对抗避免结构发生翘曲，并将桥接线路设置在第一重布线层和第二重布线层之间(例如第一重布线层下表面)，即能以其上方的第一重布线层抵挡来自上方的应力而保护桥接线路，避免桥接线路断裂。另外，以打线/键合线取代微凸块(ubump)电连接桥接线路与第一芯片、第二芯片，可藉由缩小间距增加IO(输入输出)数，且能腾出第二重布线层的空间做其他应用，例如导电孔(via)，且有利于薄化整个封装装置。另外，第二重布线层可让整个芯片组件的底侧较平整，方便后续设置在基板上。另外，本申请可以通过晶圆级或面板级制程制造，成本低，损耗少。
附图说明
[0017]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0018]图1是目前的一种半导体封装装置的纵向截面结构示意图；
[0019]图2是本申请的半导体封装装置的一个实施例2a的纵向截面结构示意图；
[0020]图3是本申请的半导体封装装置的一个实施例3a的纵向截面结构示意图；
[0021]图4是本申请的半导体封装装置的一个实施例4a的纵向截面结构示意图；
[0022]图5是本申请的半导体封装装置的一个实施例5a的纵向截面结构示意图；
[0023]图6是本申请的半导体封装装置的一个实施例6a的纵向截面结构示意图；
[0024]图7是本申请的半导体封装装置的一个实施例7a的纵向截面结构示意图；
[0025]图8A
‑
8G是本申请的半导体封装装置的一个实施例的一个阶段的制造步骤的示意图；
[0026]图9A
‑
9Z是本申请的半导体封装装置的一个实施例的另一个阶段的制造步骤的示意图。
[0027]附图标记/符号说明：
[0028]101
‑
基板；102
‑
芯片；103
‑
重布线层；104
‑
模封材；105
‑
桥接线路；200
‑
芯片组件；201
‑
第一芯片；202
‑
第二芯片；203
‑
第一模封材；204
‑
第一重布线层；205
‑
第二重布线层；206
‑
桥接线路；207
‑
第一打线；208
‑
导电柱；209
‑
导电孔；210
‑
导热垫；211
‑
基板；212
‑
微凸块；213
‑
底部填充料；214
‑
第二打线；215
‑
第二模封材；216
‑
焊球；217
‑
粘合层；220
‑
晶圆；221
‑
导电垫；222
‑
种子层；223
‑
光刻胶；224
‑
刀具；225
‑
研磨轮；230
‑
载板；231
‑
第一线路图案；232
‑
第一介电层；233
‑
第一微焊垫；241
‑
第二线路图案；242
‑
第二介电层；243
‑
第二微焊垫；25本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装装置，其特征在于，包括：第一芯片和第二芯片，沿水平方向间隔设置；第一模封材，包覆所述第一芯片和所述第二芯片；第一重布线层和第二重布线层，分别设置在所述第一模封材的上下两侧；桥接线路，设置在所述第一重布线层和所述第二重布线层之间，用于电连接所述第一芯片和所述第二芯片。2.根据权利要求1所述的半导体封装装置，其特征在于，还包括：分别电连接所述第一芯片与所述桥接线路以及电连接所述第二芯片与所述桥接线路的第一打线。3.根据权利要求1所述的半导体封装装置，其特征在于，所述第一芯片和所述第二芯片设置在所述第一重布线层的朝向所述第二重布线层的一侧，所述桥接线路设置在所述第一重布线层上。4.根据权利要求2所述的半导体封装装置，其特征在于，所述第一芯片和所述第二芯片的主动面朝向所述第二重布线层。5.根据权...

【专利技术属性】
技术研发人员：吕文隆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：新型
国别省市：