电子封装件及其制法制造技术

本发明专利技术涉及一种电子封装件及其制法，包括提供一具有辅助线路层的线路结构，再将电子元件设于该线路结构上并电性连接该辅助线路层，接着，将包覆层包覆该电子元件，之后，将该线路结构设于一具有多个主线路层的封装基板上，以令该主线路层电性连接该辅助线路层，以经由该辅助线路层的层数以取代该主线路层的层数配置。置。置。

【技术实现步骤摘要】
电子封装件及其制法


[0001]本专利技术有关一种半导体封装件，尤指一种具封装模块的电子封装件及其制法。

技术介绍

[0002]随着电子产品在功能及处理速度的需求的提升，作为电子产品的核心组件的半导体芯片需具有更高密度的电子元件(Electronic Components)及电子电路(Electronic Circuits)，故半导体芯片在运行时将随之产生更大量的热能。
[0003]因此，为了迅速将热能散逸至外部，业界通常在半导体封装件中配置散热片(Heat Sink或Heat Spreader)，该散热片通常经由散热胶结合至芯片背面，以借散热胶与散热片逸散出半导体芯片所产生的热量。
[0004]如图1所示，现有半导体封装件1的制法先将一半导体芯片11以其作用面11a利用覆晶接合方式(即通过导电凸块110与底胶111)设于一封装基板10上，再将一散热件13以其顶片130经由散热胶12结合于该半导体芯片11的非作用面11b上，且该散热件13的支撑脚131通过粘着层14架设于该封装基板10上。于运行时，该半导体芯片11所产生的热能经由该非作用面11b、散热胶12而传导至该散热件13的顶片130以散热至该半导体封装件1的外部。
[0005]然而，随着该半导体芯片11的功能需求愈来愈多，其接点(I/O)数也愈来愈多，因而该封装基板10的线路层数的需求随的增加，但高线路层数(如16层以上)的封装基板10的良率低，导致该半导体封装件1的整体成本大幅增加。
[0006]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

技术实现思路

[0007]鉴于上述现有技术的种种缺陷，本专利技术提供一种电子封装件及其制法，可提升整体结构强度，故本专利技术能避免于制程中产生翘曲的问题。
[0008]本专利技术的电子封装件，包括：封装基板，其具有多个主线路层；封装模块，其设于该封装基板上且包含：线路结构，其经由多个导电元件设于该封装基板上且具有电性连接该多个主线路层的多个辅助线路层，其中，该线路结构具有相对的第一表面与第二表面，以令该线路结构以其第二表面上的该多个导电元件设于该封装基板上，且该辅助线路层的层数用以取代该主线路层的层数配置，使该主线路层的层数少于该主线路层的原本预计层数；电子元件，其设于该线路结构的第一表面上并电性连接该辅助线路层，其中，该线路结构延伸出该电子元件的侧面；及包覆层，其设于该线路结构的第一表面上以封装该电子元件；以及封装材，其形成于该封装基板与该封装模块之间以包覆该多个导电元件。
[0009]本专利技术还提供一种电子封装件的制法，包括：提供一包含有多个辅助线路层的线路结构与一具有多个主线路层的封装基板，该线路结构具有相对的第一表面与第二表面，且该辅助线路层的层数取代该主线路层的层数配置，使该主线路层的层数少于该主线路层的原本预计层数；将电子元件设于该线路结构的第一表面上并电性连接该辅助线路层，其中，该线路结构延伸出该电子元件的侧面；将包覆层形成于该线路结构的第一表面上以封
装该电子元件，以获取一封装模块；将该封装模块以其线路结构的第二表面经由多个导电元件设于一具有多个主线路层的封装基板上，以令该主线路层经由该多个导电元件电性连接该辅助线路层；以及形成封装材于该封装基板上，以令该封装材包覆该多个导电元件。
[0010]前述的电子封装件及其制法中，该线路结构的垂直投影面积小于该封装基板的垂直投影面积。
[0011]前述的电子封装件及其制法中，该辅助线路层的单一层能取代该主线路层的层数为2至4层。
[0012]前述的电子封装件及其制法中，该封装基板包含一核心层及设于该核心层相对两侧的增层结构，且该增层结构包含多个介电层及结合该多个介电层的该多个主线路层。例如，该封装基板的主线路层的层数为至少十层。
[0013]前述的电子封装件及其制法中，该封装基板的面积至少为60*60
㎜2。
[0014]前述的电子封装件及其制法中，该电子元件具有多个电性连接该辅助线路层的电极垫，且各该电极垫之间的距离小于或等于60微米。
[0015]前述的电子封装件及其制法中，该线路结构朝向该封装基板的一侧的辅助线路层具有多个电性接触垫，且各该电性接触垫之间的距离为80至150微米或200至300微米。
[0016]前述的电子封装件及其制法中，该封装基板相对接置该封装模块的另一侧配置有多个植球垫，且各该植球垫之间的距离为500至1000微米。
[0017]前述的电子封装件及其制法中，还包括将散热件设置于该封装基板上以供该封装模块散热。
[0018]由上可知，本专利技术的电子封装件及其制法中，主要经由将该电子封装件所需的高密度布线(layout)规格的线路层数配置于该线路结构中，以降低该封装基板的线路层数需求，使该辅助线路层的层数与该主线路层的层数呈互补关系，故相比于现有技术，本专利技术的电子封装件经由该辅助线路层的层数取代该主线路层的层数配置，使该主线路层的层数少于该主线路层的原本预计层数，致使所需的封装基板的主线路层的层数大幅缩减，因而可提高该封装基板的良率，以利于降低该电子封装件的整体成本。
[0019]再者，本专利技术经由单一辅助线路层取代多层主线路层的设计，使该电子封装件的整体厚度可相对减薄，故本专利技术的电子封装件的体积可大幅缩减。
[0020]另外，本专利技术经由该封装基板具有核心层的配置，可提升整体结构强度，故本专利技术能避免于制程中产生翘曲的问题。
附图说明
[0021]图1为现有半导体封装件的剖面示意图。
[0022]图2A至图2D为本专利技术的电子封装件的制法的剖视示意图。
[0023]图2D
‑
1为图2D的另一制法的剖视示意图。
[0024]图2E为图2D的局部底视示意图。
[0025]图3为本专利技术的电子封装件的另一实施例的剖视示意图。
[0026]图4为本专利技术的电子封装件的成本效益比较的曲线图。
[0027]附图标记说明
[0028]1:半导体封装件
[0029]10,26:封装基板
[0030]11:半导体芯片
[0031]11a,21a:作用面
[0032]11b,21b:非作用面
[0033]110:导电凸块
[0034]111:底胶
[0035]12:散热胶
[0036]13,28,38:散热件
[0037]130:顶片
[0038]131,281:支撑脚
[0039]14,28b:粘着层
[0040]2:电子封装件
[0041]2a:封装模块
[0042]20:线路结构
[0043]20a:第一表面
[0044]20b:第二表面
[0045]200:绝缘层
[0046]201:辅助线路层
[0047]202:电性接触垫
[0048]202a:表面
[0049]21:电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子封装件，其特征在于，包括：封装基板，其具有多个主线路层；封装模块，其设于该封装基板上且包含：线路结构，其经由多个导电元件设于该封装基板上且具有电性连接该多个主线路层的多个辅助线路层，其中，该线路结构具有相对的第一表面与第二表面，以令该线路结构以其第二表面上的该多个导电元件设于该封装基板上，且该辅助线路层的层数用以取代该主线路层的层数配置，使该主线路层的层数少于该主线路层的原本预计层数；电子元件，其设于该线路结构的第一表面上并电性连接该辅助线路层，其中，该线路结构延伸出该电子元件的侧面；及包覆层，其设于该线路结构的第一表面上以封装该电子元件；以及封装材，其形成于该封装基板与该封装模块之间以包覆该多个导电元件。2.如权利要求1所述的电子封装件，其特征在于，该线路结构的垂直投影面积小于该封装基板的垂直投影面积。3.如权利要求1所述的电子封装件，其特征在于，该辅助线路层的单一层能取代该主线路层的层数为2至4层。4.如权利要求1所述的电子封装件，其特征在于，该封装基板包含一核心层及设于该核心层相对两侧的增层结构，且该增层结构包含多个介电层及结合该多个介电层的该多个主线路层。5.如权利要求4所述的电子封装件，其特征在于，该封装基板的主线路层的层数为至少十层。6.如权利要求1所述的电子封装件，其特征在于，该封装基板的面积至少为60*60
㎜2。7.如权利要求1所述的电子封装件，其特征在于，该电子元件具有多个电性连接该辅助线路层的电极垫，且各该电极垫之间的距离小于或等于60微米。8.如权利要求1所述的电子封装件，其特征在于，该线路结构朝向该封装基板的一侧的辅助线路层具有多个电性接触垫，且各该电性接触垫之间的距离为200至300微米或80至150微米。9.如权利要求1所述的电子封装件，其特征在于，该封装基板相对接置该封装模块的另一侧配置有多个植球垫，且各该植球垫之间的距离为500至1000微米。10.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括设置于该封装基板上以供该封装模块散热的散热件。11.一种电子封装件的制法，其特征在于，包括：提供一...

【专利技术属性】
技术研发人员：符毅民，何祈庆，康政畬，王愉博，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：