一种采用自举技术实现低压运放应用于高压的电路制造技术

一种采用自举技术实现低压运放应用于高压的电路，自举电路中通过引入高压NJFET和PJFET、高压NMOS管、高压PMOS管、低压耗尽管、低压NMOS和低压PMOS管，结合低压耗尽管提供偏置电流，既可以实现偏置偏置电流不随电源电压波动，提升电源抑制比，同时还容易实现上下电流源的平衡，不会对运放输出造成失调的影响。因此，本发明专利技术在保证高压性能的情况下，可以显著降低静态功耗，并且提升电源抑制比，电路简单，易于实现性能和成本的最佳结合。易于实现性能和成本的最佳结合。易于实现性能和成本的最佳结合。

【技术实现步骤摘要】
一种采用自举技术实现低压运放应用于高压的电路


[0001]本专利技术涉及电源管理电路，尤其是一种采用自举技术实现低压运放应用于高压的电路，属于集成电路


技术介绍

[0002]当现成的运算放大器(op amp)不能提供特定应用所需的信号摆幅范围时，工程师面临两种选择：使用高压运算放大器或设计分立解决方案，但这两种选择方案的成本可能都很高。对许多应用来说，第三种选择采用自举技术可能是比较廉价的替代方案。除了动态性能要求极为苛刻的应用，自举电源电路的设计是相当简单的。
[0003]常规运算放大器要求其输入电压在其电源轨范围内。如果输入信号可能超过电源轨，可以通过电阻衰减过大输入，使这些输入降至电源范围以内的电平。这样处理并不理想，因为它会对输入阻抗、噪声和漂移产生不利影响。同样的电源轨也会限制放大器输出，闭环增益的大小存在一个限值，以避免将输出驱动到饱和状态。
[0004]因此，如果要求处理输入和/或输出上的大信号偏离，则需要宽电源轨和能在这些电源轨上工作的放大器。例如工作电压24V 至 220V 高压精密运算放大器是适合这种情况的出色选择，不过自举低压运算放大器也能满足应用要求。如图1所示现有采用自举技术实现低压运放应用于高压的电路。自举会创建一个自适应双电源，其正负电压不是以地为基准，而是以输出信号的瞬时值为基准。在这种配置中，电源随着运算放大器的输出电压(VOUT) 上下移动。因此，VOUT始终处于中间电源电压，并且电源电压能够相对于地移动。使用自举可以非常容易地实现这种自适应双电源。是否使用自举主要取决于动态要求和功耗限制。
[0005]图1为现有技术采用自举技术实现低压运放应用于高压的电路，包括低压运算放大器和自举电路两部分，其中自举电路包含偏置电流源电路和电压钳位电路。偏置电流源由Q1/Q12/R9通路组成，用于给后续钳位电路提供偏置，此电路直接采用高压和电阻产生偏置电流，偏置电流会随电压变化而变化，从而导致整个系统的电源电压随之波动，电源抑制特性差。电压钳位电路由Q2/Q3/Q4/D1/D2/Q9/Q10/Q11/Q5/R3/Q6/Q7/R5/Q8，一起来实现。需要数次电压转换，容易出现失调导致精度受损。另外D1和D2分别为分流模式基准电压源。由于D1和D2基准电压之和在8V，再结合Q4/Q6/Q7/Q9的Vbe分压，因此运放的电源到地钳位电压在10V左右，那么对于一些低压运放的使用会有限制，例如5V耐压的运放和3.3V耐压的运放。最后，当前自举技术采用三极管，结合二极管以及电阻实现。众所周知，三极管为电流型器件，其基极需要电流来驱动，因此其静态功耗比较大，因此目前的自举技术静态功耗很大。

技术实现思路

[0006]为解决现有技术存在的缺陷，一种采用自举技术实现低压运放应用于高压的电路，包括低压运放和自举电路两部分，自举电路基于双电源轨结构，设有偏置电流源电路和
电压钳位电路，其特征在于：自举电路包括N型JFET管NJFET、NMOS管ND1、NMOS管ND2、NMOS管HVN和NMOS管NE1~NEn串联，串联个数n=2~6，以及P型JFET管PJFET、PMOS管HVP和PMOS管PE1~ PEp串联，串联个数 p=2~6；N型JFET管NJFET的漏极连接高侧电源轨电压VS+和NMOS管HVN的漏极，NJFET的栅极接低压运放op的输出Vout和P型JFET管PJFET的栅极，NJFET的源极连接NMOS管ND1的漏极，当NEn 中的串联个数n=6时，NMOS管ND1的栅极、源极和衬底互连并连接NMOS管NE6的栅极和漏极以及NMOS管HVN的栅极，NMOS管NE6的源极和衬底连接NMOS管NE5的栅极和漏极，NMOS管NE5的源极和衬底连接NMOS管NE4的栅极和漏极，NMOS管NE4的源极和衬底连接NMOS管NE3的栅极和漏极，NMOS管NE3的源极和衬底连接NMOS管NE2的栅极和漏极，NMOS管NE2的源极和衬底连接NMOS管NE1的栅极和漏极；当NEn 中的串联个数n=5时，NMOS管ND1的栅极、源极和衬底互连并连接NMOS管NE5的栅极和漏极以及NMOS管HVN的栅极，NMOS管NE5的源极和衬底连接NMOS管NE4的栅极和漏极，NMOS管NE4的源极和衬底连接NMOS管NE3的栅极和漏极，NMOS管NE3的源极和衬底连接NMOS管NE2的栅极和漏极，NMOS管NE2的源极和衬底连接NMOS管NE1的栅极和漏极，当NEn 中的串联个数n=4、3、2时，以此类推；NMOS管NE1的源极和衬底互连并连接至运放的输出Vout以及PMOS管PE1的源极和衬底；同理，当PEp 中串联个数p=2时，PMOS管PE1的栅极和漏极互连并连接PMOS管PE2的源极和衬底，PMOS管PE2的栅极和漏极互连并连接PMOS管HVP的栅极以及NMOS管ND2的漏极，当PEp 中串联个数p=3时，PMOS管PE1的栅极和漏极互连并连接PMOS管PE2的源极和衬底，PMOS管PE2的栅极和漏极互连并连接PMOS管PE3的源极和衬底，PMOS管PE3的栅极和漏极互连并连接PMOS管HVP的栅极以及NMOS管ND2的漏极，当PEp 中串联个数p=4、5、6时，以此类推；NMOS管ND2的栅极、源极和衬底互连并连接P型JFET管PJFET的源极，P型JFET管PJFET的漏极连接低侧电源轨电压VS
‑
和PMOS管HVP的漏极，PMOS管HVP的源极和衬底互连并连接低压运放op的低电位gnd，NMOS管HVN的源极和衬底互连并连接低压运放op的电源端VDD ，低压运放op的正端连接输入电压Vin，低压运放op的负端与输出端Vout互连。
[0007]进一步地，所述NMOS管NEn和PMOS管PEp中的各管的源极和衬底可以不相连接，衬底看连接低压运放op的输出Vout。
[0008]优选地，所述NMOS管NE1~NEn中的串联个数和PMOS管PE1~PEp中的串联个数均取值=4。
[0009]进一步地，所述NJFET为高耐压的N型JFET管，PJFET为高耐压的P型JFET管。
[0010]进一步地，所述NMOS管ND1和NMOS管ND2均为低压耗尽型NMOS场效应管且尺寸相同；NMOS管NE1~ NEn均为低压增强型NMOS场效应管。
[0011]进一步地，所述PMOS管PE1~ PEn均为低压增强型PMOS场效应管。
[0012]进一步地，所述NMOS管HVN为高耐压增强型NMOS管，PMOS管HVP为高耐压增强型PMOS场效应管。
[0013]本专利技术的优点及显著效果：本专利技术自举电路中，偏置电流源电路由相同尺寸的耗尽管ND1和ND2组成，钳位电路包括两部分，一部分是NJFET和PJFET分别实现对Vout的高压钳位，另一部分是NE1到NEn给HVN提供低压钳位以及PE1到PEp给HVP实现低压钳位。通过将NJFET、ND1、NE1、NEn、PE1、PEp、ND2、PJFET串联，可以实现将高、低压钳位电路和偏置电流电路合二为一，从本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种采用自举技术实现低压运放应用于高压的电路，包括低压运放和自举电路两部分，自举电路基于双电源轨结构，设有偏置电流源电路和电压钳位电路，其特征在于：自举电路包括N型JFET管NJFET、NMOS管ND1、NMOS管ND2、NMOS管HVN和NMOS管NE1~NEn串联，串联个数n=2~6，以及P型JFET管PJFET、PMOS管HVP和PMOS管PE1~ PEp串联，串联个数 p=2~6；N型JFET管NJFET的漏极连接高侧电源轨电压VS+和NMOS管HVN的漏极，NJFET的栅极接低压运放op的输出Vout和P型JFET管PJFET的栅极，NJFET的源极连接NMOS管ND1的漏极，当NEn 中的串联个数n=6时，NMOS管ND1的栅极、源极和衬底互连并连接NMOS管NE6的栅极和漏极以及NMOS管HVN的栅极，NMOS管NE6的源极和衬底连接NMOS管NE5的栅极和漏极，NMOS管NE5的源极和衬底连接NMOS管NE4的栅极和漏极，NMOS管NE4的源极和衬底连接NMOS管NE3的栅极和漏极，NMOS管NE3的源极和衬底连接NMOS管NE2的栅极和漏极，NMOS管NE2的源极和衬底连接NMOS管NE1的栅极和漏极；当NEn 中的串联个数n=5时，NMOS管ND1的栅极、源极和衬底互连并连接NMOS管NE5的栅极和漏极以及NMOS管HVN的栅极，NMOS管NE5的源极和衬底连接NMOS管NE4的栅极和漏极，NMOS管NE4的源极和衬底连接NMOS管NE3的栅极和漏极，NMOS管NE3的源极和衬底连接NMOS管NE2的栅极和漏极，NMOS管NE2的源极和衬底连接NMOS管NE1的栅极和漏极，当NEn 中的串联个数n=4、3、2时，以此类推；NMOS管NE1的源极和衬底互连并连接至运放的输出Vout以及PMOS管PE1的源极和衬底；同理，当PEp 中串联个数p=2时，PMOS管PE1的栅极和漏极互连并连接PMOS管PE2的源极和衬底，PMOS管PE2的栅极和漏极互连并连接PMOS管HVP的栅极以及NMOS管ND2的漏极...

【专利技术属性】
技术研发人员：杨国江，王海波，
申请(专利权)人：江苏长晶科技股份有限公司，
类型：发明
国别省市：