半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法，半导体结构包括：外延层，包括N型半导体层、发光层、P型半导体层，且所述外延层具有台面结构，所述台面结构暴露所述N型半导体层；第一介质层，覆盖所述外延层；第一电极，位于所述第一介质层中，自所述第一介质层远离所述N型半导体层的表面延伸至所述N型半导体层；第二介质层，覆盖所述第一介质层以及所述第一电极上；第二电极，由所述第二介质层远离所述第一介质层的表面延伸至所述P型半导体层；驱动基板，与所述第二介质层以及所述第二电极键合；分隔通孔，至少贯穿所述N型半导体层，用于分隔所述外延层而形成多个发光芯片。延层而形成多个发光芯片。延层而形成多个发光芯片。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及集成电路
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]发光芯片是一种常用的发光器件。由于发光芯片可高效地将电能转化为光能，在现代社会具有广泛的用途，如照明、平板显示、医疗器件等领域。
[0003]随着生活水平的提高与科技的进步，对发光芯片以及使用发光芯片制备而成的显示面板的发光率、透光率、亮度等性能提出更高的要求。

技术实现思路

[0004]基于此，有必要针对发光芯片的发光率低的问题提供一种半导体结构及其制备方法。
[0005]为了实现上述目的，一方面，本专利技术提供了一种半导体结构，包括：
[0006]外延层，包括N型半导体层、发光层、P型半导体层，且所述外延层具有台面结构，所述台面结构暴露所述N型半导体层；
[0007]第一介质层，覆盖所述外延层；
[0008]第一电极，位于所述第一介质层中，自所述第一介质层远离所述N型半导体层的表面延伸至所述N型半导体层；
[0009]第二介质层，覆盖所述第一介质层以及所述第一电极上；
[0010]第二电极，由所述第二介质层远离所述第一介质层的表面延伸至所述P型半导体层；
[0011]驱动基板，与所述第二介质层以及所述第二电极键合；
[0012]分隔通孔，至少贯穿所述N型半导体层，用于分隔所述外延层而形成多个发光芯片。
[0013]在其中一个实施例中，所述半导体结构包括：
[0014]反射层，填充于所述分隔通孔内。
[0015]在其中一个实施例中，所述半导体结构包括：
[0016]连通电极，位于相邻所述第一电极之间，且所述连通电极的深度小于所述第一电极的深度。
[0017]在其中一个实施例中，所述连通电极的底部高于所述P型半导体层。
[0018]在其中一个实施例中，所述半导体结构包括：
[0019]电流扩散层，位于所述P型半导体层上；
[0020]刻蚀阻挡层，位于所述电流扩散层上。
[0021]本专利技术还提供了一种半导体结构的制备方法，包括：
[0022]提供芯片衬底；
[0023]于所述芯片衬底上形成外延层；其中，所述外延层包括N型半导体层、发光层、P型
半导体层；所述外延层具有台面结构，所述台面结构暴露所述N型半导体层；
[0024]形成覆盖所述外延层的第一介质层，所述第一介质层内具有延伸至所述N型半导体层的第一沟槽，并填充所述第一沟槽，形成第一电极；
[0025]于所述第一介质层远离所述芯片衬底的表面形成第二介质层，且相邻所述第一电极之间的所述第二介质层内具有延伸至所述P型半导体层的第二沟槽，并填充所述第二沟槽，形成第二电极；
[0026]提供驱动基板，并将所述第二介质层以及所述第二电极键合至所述驱动基板；
[0027]去除所述芯片衬底，并至少刻蚀所述N型半导体层，形成分隔通孔，所述分隔通孔用于分隔所述外延层而形成多个发光芯片。
[0028]在其中一个实施例中，去除所述芯片衬底，并刻蚀相邻所述第一电极之间的所述N型半导体层，形成分隔通孔与间隔设置的发光芯片，包括：
[0029]于所述分隔通孔内填充反射层。
[0030]在其中一个实施例中，刻蚀形成所述第一介质层内的第一沟槽的同时，还刻蚀形成位于相邻所述第一沟槽之间的所述第一介质层内的连通沟槽，所述连通沟槽的深度小于所述第一沟槽的深度；
[0031]填充所述第一沟槽，形成第一电极的同时，还填充所述连通沟槽，形成连通电极。
[0032]在其中一个实施例中，所述连通沟槽的底部高于所述P型半导体层。
[0033]在其中一个实施例中，于所述芯片衬底上形成外延层，包括：
[0034]于所述芯片衬底上依次形成N型半导体材料层、发光材料层、P型半导体材料层；
[0035]于所述P型半导体材料层上形成电流扩散材料层；
[0036]于所述电流扩散材料层上形成刻蚀阻挡材料层；
[0037]依次刻蚀所述刻蚀阻挡材料层、电流扩散材料层、P型半导体材料层、发光材料层以及N型半导体材料层，形成所述外延层。。
[0038]本专利技术的半导体构及其制备方法具有如下有益效果：
[0039]本专利技术的半导体结构以及制备方法，通过在第一介质层中设置第一电极，在第二介质层中设置第二电极，达到相邻发光芯片共用阳极，单独阴极的效果。此外，通过贯穿N型半导体层的分隔通孔，分隔外延层而形成多个发光芯片，增加了发光芯片的发光面积，进而增加了发光芯片发光率。
附图说明
[0040]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施5例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述
[0041]中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0042]图1为一实施例中提供的半导体结构的制备方法的流程图；
[0043]图2为一实施例中提供的台面结构的示意图；
[0044]0图3为一实施例中提供的台面结构的俯视图；
[0045]图4为一实施例中提供的第一沟槽的示意图；
[0046]图5为一实施例中提供的第一沟槽的俯视图；
[0047]图6为一实施例中提供的第一电极的示意图；
[0048]图7为一实施例中提供的第二沟槽的示意图；
[0049]5图8为一实施例中提供的第二沟槽的俯视图；
[0050]图9为一实施例中提供的第二电极的示意图；
[0051]图10为一实施例中提供的驱动基板的示意图；
[0052]图11为一实施例中提供的分隔通孔的示意图；
[0053]图12为一实施例中提供的分隔通孔的俯视图；
[0054]0图13为一实施例中提供的反射层的示意图；
[0055]图14为另一实施例中提供的第一沟槽的示意图；
[0056]图15为另一实施例中提供的第一沟槽的俯视图；
[0057]图16为另一实施例中提供的连通沟槽的示意图；
[0058]图17为另一实施例中提供的连通沟槽的俯视图；
[0059]图18为另一实施例中提供的连通电极的示意图；
[0060]附图标记说明：
[0061]100半导体结构；110
‑
芯片衬底；120
‑
台面结构；120
‑
a
‑
N型半导体层；120
‑
b
‑
发光层；120
‑
c
‑
P型半导体层；130
‑
电流扩散层；140
‑
刻蚀阻挡层；150
‑
a
‑
第一介质层；150
‑
b
‑
第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：外延层，包括N型半导体层、发光层、P型半导体层，且所述外延层具有台面结构，所述台面结构暴露所述N型半导体层；第一介质层，覆盖所述外延层；第一电极，位于所述第一介质层中，自所述第一介质层远离所述N型半导体层的表面延伸至所述N型半导体层；第二介质层，覆盖所述第一介质层以及所述第一电极上；第二电极，由所述第二介质层远离所述第一介质层的表面延伸至所述P型半导体层；驱动基板，与所述第二介质层以及所述第二电极键合；分隔通孔，至少贯穿所述N型半导体层，用于分隔所述外延层而形成多个发光芯片。2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构包括：反射层，填充于所述分隔通孔内。3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构包括：连通电极，位于相邻所述第一电极之间，且所述连通电极的深度小于所述第一电极的深度。4.根据权利要求3所述的半导体结构，其特征在于，所述连通电极的底部高于所述P型半导体层。5.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构包括：电流扩散层，位于所述P型半导体层上；刻蚀阻挡层，位于所述电流扩散层上。6.一种半导体结构的制备方法，其特征在于，包括：提供芯片衬底；于所述芯片衬底上形成外延层；其中，所述外延层包括N型半导体层、发光层、P型半导体层；所述外延层具有台面结构，所述台面结构暴露所述N型半导体层；形成覆盖所述外延层的第一介质层，所述第一介质层内具有延伸至所述N型半导体层的第一沟槽，并填充所述第一沟槽，形成第...

【专利技术属性】
技术研发人员：籍亚男，赵影，
申请(专利权)人：苏州市奥视微科技有限公司，
类型：发明
国别省市：