半导体器件及其制造方法技术

本申请实施例提供一种半导体器件及其制造方法。半导体器件的制造方法将M个基板依次键合，其中，第N个基板键合至第N

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本申请涉及半导体制造
，特别是涉及一种半导体器件及其制造方法。

技术介绍

[0002]随着半导体技术的不断发展，半导体器件在越来越多的领域得到了广泛应用。半导体器件中设置的平面平板电容结构已经不能满足线路的供电需求。
[0003]目前，通过在半导体器件中设置深沟槽电容结构以提高电容密度。虽然深沟槽电容结构的电容密度已经是平面平板电容结构的几十倍，但是深沟槽电容结构受到所处的沟槽的深宽比的限制，使得单位面积内的电容密度只能得到有限增长。

技术实现思路

[0004]本申请实施例提供的半导体器件及其制造方法，旨在解决现有的深沟槽电容单位面积内电容密度比较低的问题。
[0005]为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体器件的制造方法，包括：
[0006]将M个基板依次键合，其中，将第N个基板键合至第N
‑
1个基板的步骤包括，
[0007]将第N个基板键合至第N
‑
1个基板，在第N个基板远离第N
‑
1个基板的一侧形成第N个器件；
[0008]在第N个基板开设N
‑
1组第一开孔，N
‑
1组第一开孔位于第N个器件外围，从第N个基板远离第N
‑
1个基板的一侧开设并贯穿第N个基板以分别暴露第N
‑
1个器件和第N
‑
1个基板上开设的N
‑
2组第一开孔；
>[0009]在第N个基板上的N
‑
1组第一开孔中填充导电材料形成导电插塞；
[0010]其中，2≤N≤M，且N、M为整数。
[0011]其中，当N＝M时，还包括，在第M个基板开设第二开孔，第二开孔从第M个基板远离第M
‑
1个基板的一侧开设以暴露第M个器件。
[0012]其中，当N＝M时，在第N个基板上的N
‑
1组第一开孔与所述第二开孔中填充导电材料之后，还包括，在第M个基板远离第M
‑
1个基板的一侧形成重布线层，重布线层将第M个基板M
‑
1组第一开孔与第二开孔中的导电插塞电性引出。
[0013]其中，第N个器件与第N
‑
1个器件在第N个基板表面上的正投影至少部分重叠。
[0014]其中，器件为深沟槽电容。
[0015]其中，第N个深沟槽电容的形成方法包括，
[0016]第N个基板具有相背的第一表面和第二表面；
[0017]在第N个基板第一表面开设从第一表面向第二表面延伸的第N个沟槽，在第N个沟槽中形成第N个深沟槽电容，第N个深沟槽电容包括依次随形覆在第N个沟槽的表面以及第N个沟槽外围的第N个基板的第一表面的第一导电层和第二导电层以及位于第一导电层和第二导电层之间并绝缘第一导电层和第二导电层的介质层；其中，第一导电层和第二导电层
分别作为深沟槽电容的上极板与下极板。
[0018]其中，将第N个基板的第二表面键合至第N
‑
1个基板的第一表面。
[0019]其中，在第N个基板键合至第N
‑
1个基板之后、形成第N个器件之前，
[0020]将第N个基板远离第N
‑
1基板的一侧进行减薄。
[0021]为解决上述技术问题，本申请采用的另一个技术方案是：提供一种半导体器件，包括：
[0022]依次键合的M个基板，其中，
[0023]第N个基板远离第N
‑
1个基板的一侧形成有第N个器件；
[0024]第N个器件外围第N个基板远离第N
‑
1个基板的一侧开设有N
‑
1组第一开孔，N
‑
1组第一开孔贯穿第N个基板以分别暴露第N
‑
1个器件和第N
‑
1个基板上的N
‑
2组第一开孔；
[0025]第N个基板上的N
‑
1组第一开孔中填充有导电插塞；
[0026]其中，2≤N≤M，且N、M为整数。
[0027]其中，当N＝M时，第M个基板远离第M
‑
1个基板的一侧开设有第二开孔，第二开孔暴露第M个器件。
[0028]其中，第二开孔中填充有导电插塞；
[0029]在第M个基板远离第M
‑
1个基板的一侧形成有重布线层，重布线层将第M个基板M
‑
1组第一开孔与第二开孔中的导电插塞电性引出。
[0030]本申请的有益效果是：区别于现有技术，本申请实施例提供的半导体器件及其制造方法，半导体器件的制造方法将M个基板依次键合，其中，第N个基板键合至第N
‑
1个基板，在第N个基板远离第N
‑
1个基板的一侧形成第N个器件；在第N个器件外围第N个基板远离第N
‑
1个基板的一侧开设N
‑
1组第一开孔，N
‑
1组第一开孔贯穿第N个基板以分别暴露第N
‑
1个器件和第N
‑
1个基板上的N
‑
2组第一开孔；在第N个基板上的N
‑
1组第一开孔中填充导电材料形成导电插塞，使导电插塞将M个基板上分别设置的器件电性引出，以便于后续供更多的电路结构使用，提高半导体器件的面积利用率。
附图说明
[0031]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
[0032]图1是本申请提供的半导体器件的制造方法的流程图；
[0033]图2是本申请一具体实施例提供的半导体器件的制造方法的流程图；
[0034]图3(a)
‑
3(j)是本申请图2提供的半导体器件的制造方法中各步骤对应的结构示意图；
[0035]图4是本申请另一具体实施例提供的半导体器件的制造方法的流程图；
[0036]图5(a)
‑
5(h)是本申请图4提供的半导体器件的制造方法中各步骤对应的结构示意图；
[0037]图6是本申请一实施例提供的半导体器件的结构示意图。
[0038]图中：半导体器件100；
[0039]第一个基板11；第一表面111；第二表面112；第一个沟槽12；第一个深沟槽电容13；第一导电层131；第二导电层132；介质层133；第一保护层14；
[0040]第二个基板21；第一表面211；第二表面212；第二个沟槽22；第二个深沟槽电容23；第一导电层231；第二导电层232；介质层233；第二保护层24；
[0041]第三个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：将M个基板依次键合，其中，将第N个基板键合至第N
‑
1个基板的步骤包括，将第N个基板键合至第N
‑
1个基板，在所述第N个基板远离所述第N
‑
1个基板的一侧形成第N个器件；在第N个基板开设N
‑
1组第一开孔，所述N
‑
1组第一开孔位于所述第N个器件外围，从所述第N个基板远离所述第N
‑
1个基板的一侧开设并贯穿所述第N个基板以分别暴露所述第N
‑
1个器件和第N
‑
1个基板上开设的N
‑
2组第一开孔；在所述第N个基板上的所述N
‑
1组第一开孔中填充导电材料形成导电插塞；其中，2≤N≤M，且N、M为整数。2.根据权利要求1所述的方法，其特征在于，当N＝M时，还包括，在所述第M个基板开设第二开孔，所述第二开孔从所述第M个基板远离所述第M
‑
1个基板的一侧开设以暴露所述第M个器件。3.根据权利要求2所述的方法，其特征在于，当N＝M时，在所述第N个基板上的所述N
‑
1组第一开孔与所述第二开孔中填充导电材料之后，还包括，在所述第M个基板远离所述第M
‑
1个基板的一侧形成重布线层，所述重布线层将所述第M个基板所述M
‑
1组第一开孔与所述第二开孔中的所述导电插塞电性引出。4.根据权利要求1所述的方法，其特征在于，所述第N个器件与所述第N
‑
1个器件在所述第N个基板表面上的正投影至少部分重叠。5.根据权利要求1所述的方法，其特征在于，所述器件为深沟槽电容。6.根据权利要求5所述的方法，其特征在于，第N个所述深沟槽电容的形成方法包括，所述第N个基板具有相背的第一表面和第二表面；在所述第N个基板第一表面开设从所述第一表面向所述第二表面延伸的第N个...

【专利技术属性】
技术研发人员：赵常宝，胡胜，叶国梁，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：