包括硅通孔的半导体装置制造方法及图纸

提供了包括硅通孔的半导体装置。所述半导体装置包括具有第一表面和与第一表面相对的第二表面的基底。设置有延伸穿过基底过孔绝缘层。设置有延伸穿过过孔绝缘层的硅通孔。硅通孔的中心从过孔绝缘层的中心偏离。阻挡层设置在第一表面上。第一绝缘层设置在阻挡层上。设置有延伸穿过第一绝缘层和阻挡层并接触硅通孔的接触插塞。孔的接触插塞。孔的接触插塞。

【技术实现步骤摘要】
包括硅通孔的半导体装置
[0001]本专利申请要求于2021年10月13日在韩国知识产权局提交的第10
‑
2021
‑
0135450号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]专利技术构思的一些示例实施例涉及包括硅通孔(through
‑
silicon via，TSV，或称为“贯穿硅过孔”)的半导体装置和/或形成该半导体装置的方法。

技术介绍

[0003]根据半导体装置的高度集成，正在尝试使用延伸穿过基底的硅通孔的技术。硅通孔的侧表面应与基底电绝缘。当硅通孔的构成材料在基底上的有源器件或无源器件的组件之间扩散时，可能发生基底上的有源器件或无源器件的故障和/或电特性的可靠性降低。

技术实现思路

[0004]专利技术构思的一些示例实施例提供了具有改善的或优异的电特性的半导体装置和/或形成该半导体装置的方法。
[0005]根据一些示例实施例的半导体装置可以包括基底，基底包括第一表面和与第一表面相对的第二表面。包括延伸穿过基底的过孔绝缘层。包括延伸穿过过孔绝缘层的硅通孔。硅通孔的中心从过孔绝缘层的中心偏离。阻挡层在第一表面上。第一绝缘层在阻挡层上。包括延伸穿过第一绝缘层和阻挡层并接触硅通孔的接触插塞。
[0006]根据一些示例实施例的形成半导体装置的方法包括形成延伸穿过基底的过孔绝缘层。形成过孔绝缘层的步骤包括在400℃至1300℃之间执行第一薄膜形成工艺。所述方法包括形成接触插塞。所述方法包括在形成过孔绝缘层和接触插塞之后形成硅通孔。
[0007]根据一些示例实施例的半导体装置包括基底，基底包括第一表面和与第一表面相对的第二表面。包括延伸穿过基底的过孔绝缘层。过孔绝缘层具有随着过孔绝缘层朝向第一表面延伸而相对增大的宽度，并且具有随着过孔绝缘层朝向第二表面延伸而相对减小的宽度。包括延伸穿过过孔绝缘层的硅通孔。硅通孔具有随着硅通孔朝向第一表面延伸而相对减小的宽度，并且具有随着硅通孔朝向第二表面延伸而相对增大的宽度。阻挡层在第一表面上。第一绝缘层在阻挡层上。包括延伸穿过第一绝缘层和阻挡层并且接触硅通孔的接触插塞。
[0008]根据一些示例实施例的形成半导体装置的方法包括提供基底，基底包括第一表面和与第一表面相对的第二表面。在基底中形成过孔绝缘层。形成过孔绝缘层的步骤包括在400℃至1300℃之间执行第一薄膜形成工艺。在第一表面和过孔绝缘层上形成阻挡层。在阻挡层上形成第一绝缘层。形成延伸穿过第一绝缘层和阻挡层的接触插塞。形成延伸穿过过孔绝缘层并接触接触插塞的硅通孔。形成硅通孔的步骤包括光刻工艺。
[0009]根据一些示例实施例的形成半导体装置的方法包括提供基底，基底包括第一表面和与第一表面相对的第二表面。在基底中形成过孔绝缘层。过孔绝缘层具有随着过孔绝缘
层朝向第一表面延伸而相对增大的宽度，并且具有随着过孔绝缘层朝向第二表面延伸而相对减小的宽度。在第一表面和过孔绝缘层上形成阻挡层。在阻挡层上形成第一绝缘层。形成延伸穿过第一绝缘层和阻挡层的接触插塞。形成延伸穿过过孔绝缘层同时接触接触插塞的硅通孔。硅通孔具有随着硅通孔朝向第一表面延伸而相对减小的宽度，并且硅通孔具有随着硅通孔朝向第二表面延伸而相对增大的宽度。
附图说明
[0010]图1是解释根据一些示例实施例的半导体装置的剖视图。
[0011]图2至图8是示出图1的一部分的局部视图。
[0012]图9至图12是解释根据一些示例实施例的半导体装置的布局。
[0013]图13是解释根据一些示例实施例的半导体装置的剖视图。
[0014]图14是示出图1和图13的部分的局部视图。
[0015]图15至图33是解释根据一些示例实施例的半导体装置形成方法的剖视图。
[0016]图34和图35是解释根据一些示例实施例的半导体装置的剖视图。
具体实施方式
[0017]图1是解释根据一些示例实施例的半导体装置的剖视图。
[0018]参照图1，根据一些示例实施例的半导体装置可以包括：基底21，具有第一表面21F和第二表面21B并且限定多个过孔31；多个过孔绝缘层33；阻挡层36；晶体管38；第一绝缘层39；多个第一接触插塞45；第二绝缘层51；多条第一布线53；第三绝缘层55；第四绝缘层56；第五绝缘层57；第六绝缘层58；多条第二布线63；多个第一垫65；多个通孔74；多个硅通孔75；第七绝缘层77；多个第二垫79；多个第一外部端子82和多个第二外部端子86。
[0019]图2至图8是示出图1的部分200的局部视图。
[0020]参照图2，阻挡层36可以设置在基底21的第一表面21F上。第一绝缘层39可以设置在阻挡层36上。第二绝缘层51可以设置在第一绝缘层39上。延伸穿过第一绝缘层39和阻挡层36的第一接触孔41可以设置为或限定为穿过第一绝缘层39。第一接触插塞45可以设置在第一接触孔41中。第一布线53可以设置在第二绝缘层51中。第一布线53可以接触第一接触插塞45。
[0021]过孔31可以延伸穿过基底21。过孔绝缘层33可以设置在过孔31中。通孔74可以延伸穿过过孔绝缘层33。硅通孔75可以设置在通孔74中。阻挡层36可以在过孔绝缘层33和硅通孔75上延伸。过孔绝缘层33和硅通孔75可以接触(例如，可以直接接触)阻挡层36的下表面。硅通孔75可以接触第一接触插塞45。第七绝缘层77可以设置在基底21的第二表面21B上。第二垫79可以设置在第七绝缘层77中。第二垫79可以接触硅通孔75。
[0022]第一接触插塞45可以在延伸穿过或完全穿过第一绝缘层39和阻挡层36的同时至少部分地延伸到硅通孔75中。过孔绝缘层33的上表面可以接触(例如，可以直接接触)阻挡层36。过孔绝缘层33的上表面可以与第一表面21F基本上共面。第一接触插塞45的最下端可以设置在比过孔绝缘层33的上表面低的水平处。第一接触插塞45的最下端与第二表面21B之间的距离可以小于过孔绝缘层33的最上端与第二表面21B之间的距离。第一接触插塞45的最下端与第二表面21B之间的距离可以小于第一表面21F与第二表面21B之间的距离。
[0023]硅通孔75的最上端可以设置在比第一接触插塞45的最下端高的水平处。硅通孔75的最上端与第二表面21B之间的距离可以大于第一接触插塞45的最下端与第二表面21B之间的距离。硅通孔75的水平宽度可以大于第一接触插塞45的水平宽度。硅通孔75的直径可以大于第一接触插塞45的直径。硅通孔75可以接触第一接触插塞45的下表面和侧表面，并且可以接触阻挡层36。硅通孔75的最上端可以与第一表面21F基本上共面。
[0024]通孔74可以未对准，例如，可以包括由光刻工艺中的对准可变性引起的对准误差。通孔74可以与过孔31未对准(偏离)。通孔74的中心可以从过孔31的中心偏离，例如，偏离过孔31的直径的5％或更多。垂直于第一表面21F同时穿过通孔74的中心的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：基底，包括第一表面和与所述第一表面相对的第二表面；过孔绝缘层，延伸穿过所述基底；硅通孔，延伸穿过所述过孔绝缘层，所述硅通孔的中心从所述过孔绝缘层的中心偏离；阻挡层，在所述第一表面上；第一绝缘层，在所述阻挡层上；以及接触插塞，延伸穿过所述第一绝缘层和所述阻挡层并接触所述硅通孔。2.如权利要求1所述的半导体装置，其中，所述硅通孔包括第一侧表面和与所述第一侧表面相对的第二侧表面，所述过孔绝缘层包括与所述第一侧表面相邻的第一部分和与所述第二侧表面相邻的第二部分，并且所述第一部分的第一水平宽度大于所述第二部分的第二水平宽度。3.如权利要求1所述的半导体装置，其中，所述接触插塞的最下端与所述第二表面之间的距离小于或等于所述第一表面与所述第二表面之间的距离。4.如权利要求1所述的半导体装置，其中，所述接触插塞的最下端与所述第二表面之间的距离小于或等于所述过孔绝缘层的最上端与所述第二表面之间的距离。5.如权利要求1所述的半导体装置，其中，所述过孔绝缘层具有随着所述过孔绝缘层朝向所述第一表面延伸而相对增大的宽度，并且所述过孔绝缘层具有随着所述过孔绝缘层朝向所述第二表面延伸而相对减小的宽度。6.如权利要求1所述的半导体装置，其中，所述硅通孔具有随着所述硅通孔朝向所述第一表面延伸而相对减小的宽度，并且所述硅通孔具有随着所述硅通孔朝向所述第二表面延伸而相对增大的宽度。7.如权利要求1所述的半导体装置，其中，所述硅通孔的水平宽度大于所述接触插塞的水平宽度。8.如权利要求1所述的半导体装置，其中，所述硅通孔接触所述接触插塞的下表面和侧表面。9.如权利要求1所述的半导体装置，其中，所述硅通孔接触所述阻挡层。10.如权利要求1所述的半导体装置，其中，所述硅通孔的最上端与所述第一表面共面。11.如权利要求1所述的半导体装置，其中，所述阻挡层在所述过孔绝缘层上延伸。12.如权利要求1所述的半导体装置，其中，所述过孔绝缘层包括氧化硅，...

【专利技术属性】
技术研发人员：李全一，李钟旼，崔智旻，李瑌真，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：