多核芯片、集成电路装置、板卡及其制程方法制造方法及图纸

本发明专利技术涉及多核芯片、集成电路装置、板卡及其制程方法，其中本发明专利技术的计算装置包括在集成电路装置中，该集成电路装置包括通用互联接口和其他处理装置。计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。集成电路装置还可以包括存储装置，存储装置分别与计算装置和其他处理装置连接，用于计算装置和其他处理装置的数据存储。他处理装置的数据存储。他处理装置的数据存储。

【技术实现步骤摘要】
多核芯片、集成电路装置、板卡及其制程方法


[0001]本专利技术一般地涉及半导体领域。更具体地，本专利技术涉及多核芯片、集成电路装置、板卡及其制程方法。

技术介绍

[0002]自从大数据时代来临，结合人工智能技术的系统级芯片需要应对越来越复杂环境，迫使系统级芯片开发出更多的功能，目前芯片设计已逼近最大光罩尺寸。因此，开发人员试着将系统级芯片划分为多芯片模块，模块与模块间需要以超短(ultra
‑
short)和极短(extra
‑
short)距离连结，以实现晶粒(die)间的高速数据传递。除了尽量扩展带宽外，晶粒对晶粒(die
‑
to
‑
die，D2D)的连接更是一种极低延迟和极低功耗的解决方案。
[0003]晶粒对晶粒接口是一个功能块，会占据晶粒一小片面积，用以提供装配在同一封装中的两个模块或两晶粒间的数据接口。晶粒对晶粒接口利用非常短的通道连接封装内的模块或晶粒，其传输速率和带宽超过传统芯片对芯片接口。
[0004]在现有技术中，两个用晶粒对晶粒接口相连的模块或晶粒通常会并排摆放，且两个模块或晶粒的晶粒对晶粒接口相邻，两个晶粒对晶粒接口通过下方的中介层(interposer layer)实现电性连接。虽然晶粒对晶粒接口的传输速率和带宽表现优异，但经由下方的中介层传输数据时，其传输路径高达毫米级。传输路径太长会造成讯号的衰减和速率的降低，仍无法满足高强度运算所需的要求。
[0005]因此，一种发挥晶粒对晶粒接口优势的技术方案是迫切需要的。

技术实现思路

[0006]为了至少部分地解决
技术介绍
中提到的技术问题，本专利技术的方案提供了一种多核芯片、集成电路装置、板卡及其制程方法。
[0007]在一个方面中，本专利技术揭露一种多核芯片，包括第一核层及第二核层。第一核层包括：第一运算区，生成有第一运算电路；以及第一晶粒对晶粒区，生成有第一收发电路。第二核层包括：第二运算区，生成有第二运算电路；以及第二晶粒对晶粒区，生成有第二收发电路。第一核层和第二核层纵向堆叠，第一运算电路及第二运算电路通过第一收发电路及第二收发电路进行层间数据传输。
[0008]在另一个方面，本专利技术揭露一种集成电路装置，包括前述的多核芯片；还揭露一种板卡，包括前述的集成电路装置。
[0009]在另一个方面，本专利技术揭露一种制成多核芯片的方法，包括：生成第一核层，第一核层包括第一运算区，生成有第一运算电路，以及第一晶粒对晶粒区，生成有第一收发电路；生成第二核层，第二核层包括第二运算区，生成有第二运算电路，以及第二晶粒对晶粒区，生成有第二收发电路。第一核层和第二核层纵向堆叠，第一运算电路及第二运算电路通过第一收发电路及第二收发电路进行层间数据传输。
[0010]本专利技术的多核芯片通过晶粒对晶粒区的纵向堆叠，使得两晶粒对晶粒接口无需通
过中介层进行数据传输，两晶粒对晶粒接口的传输路径大大缩短了，有助于提高核间的传输效率。
附图说明
[0011]通过参考附图阅读下文的详细描述，本专利技术示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本专利技术的若干实施方式，并且相同或对应的标号表示相同或对应的部分。其中：
[0012]图1示出一种包括晶粒对晶粒接口的封装结构的布局俯视图；
[0013]图2示出图1的封装结构沿着虚线方向的剖面图；
[0014]图3是示出本专利技术实施例的板卡的结构图；
[0015]图4示出本专利技术实施例的芯片的示意图；
[0016]图5是示出本专利技术实施例的集成电路装置的结构图；
[0017]图6是示出本专利技术另一个实施例纵向堆叠的示意图；
[0018]图7是示出本专利技术另一个实施例纵向堆叠的示意图；
[0019]图8是示出本专利技术另一个实施例纵向堆叠的示意图；
[0020]图9是示出本专利技术另一个实施例纵向堆叠的示意图；
[0021]图10是示出本专利技术另一个实施例纵向堆叠的示意图；
[0022]图11是示出本专利技术另一个实施例制成图4的多核芯片的流程图；
[0023]图12是示出本专利技术另一个实施例制成图6的多核芯片的流程图；
[0024]图13是示出本专利技术另一个实施例制成图7的多核芯片的流程图；
[0025]图14是示出本专利技术另一个实施例制成图8的多核芯片的流程图；
[0026]图15是示出本专利技术另一个实施例制成图9的多核芯片的流程图；以及
[0027]图16是示出本专利技术另一个实施例制成图10的多核芯片的流程图。
具体实施方式
[0028]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0029]应当理解，本专利技术的权利要求、说明书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。本专利技术的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
[0030]还应当理解，在此本专利技术说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本专利技术。如在本专利技术说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本专利技术说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
[0031]如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释
为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。
[0032]下面结合附图来详细描述本专利技术的具体实施方式。
[0033]晶粒对晶粒接口就如同任何其他芯片对芯片接口一样，在两个晶粒间建立的数据链接渠道。晶粒对晶粒接口逻辑上分为物理层、链路层和事务层，并提供一种标准化的平行接口，连接到内部互连结构。
[0034]图1示出一种包括晶粒对晶粒接口的封装结构的布局俯视图，此封装结构的布局是位于晶片的模塑料(molding compound)区10，模塑料区10包括系统区域及存储区域，此示例性的系统区域位于模塑料区10的中央，用以放置2个片上系统101，存储区域分别位于系统区域的两侧，用以放置8个片外内存102。
[0035]系统区域还设有晶粒对晶粒区103、物理区104及输入输出区105。晶粒对晶粒区103生成有收发电路，用以在两个片上系统101间进行数据分享；物理区104生成有物理访问电路，用以访问片外内存102；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多核芯片，包括：第一核层，包括：第一运算区，生成有第一运算电路；以及第一晶粒对晶粒区，生成有第一收发电路；第二核层，包括：第二运算区，生成有第二运算电路；以及第二晶粒对晶粒区，生成有第二收发电路；其中，所述第一核层和所述第二核层纵向堆叠，所述第一运算电路及所述第二运算电路通过所述第一收发电路及所述第二收发电路进行层间数据传输。2.根据权利要求1所述的多核芯片，连接至片外内存，还包括内存层，所述内存层包括：内存区，生成有存储单元，用以暂存所述第一运算电路与所述第二运算电路的运算结果；输入输出区，生成有输入输出电路，用以作为所述多核芯片对外联系的接口；以及物理区，生成有物理访问电路，用以访问所述片外内存。3.根据权利要求2所述的多核芯片，其中所述内存层位于所述第一核层和所述第二核层间，所述内存层生成有硅通孔，用以电性连接所述第一收发电路及所述第二收发电路。4.根据权利要求2所述的多核芯片，其中所述内存区位于所述第一核层和所述第二核层间，所述第二核层生成有硅通孔，用以电性传导所述输入输出电路的数据。5.根据权利要求2所述的多核芯片，其中所述内存区位于所述第一核层和所述第二核层间，所述第二核层生成有硅通孔，用以电性传导所述物理访问电路的数据。6.根据权利要求1所述的多核芯片，还包括：第一内存层，包括第一内存区，生成有存储单元，用以暂存所述第一运算电路的运算结果；以及第二内存层，包括第二内存区，生成有存储单元，用以暂存所述第二运算电路的运算结果；其中，所述第一核层、所述第一内存层、所述第二核层、所述第二内存层依序堆叠，所述第一内存层生成有收发硅通孔，用以电性连接所述第一收发电路及所述第二收发电路。7.根据权利要求6所述的多核芯片，其中所述第一内存层还包括第一输入输出区，生成有第一输入输出电路，用以作为所述多核芯片对外联系的接口，所述第二核层及所述第二内存层生成有输入输出硅通孔，用以电性传导所述第一输入输出电路的数据。8.根据权利要求6所述的多核芯片，其中所述第二内存层还包括第二输入输出区，生成有第二输入输出电路，通过输入输出硅通孔电性连接至所述多核芯片外。9.根据权利要求6所述的多核芯片，连接至片外内存，其中所述第一内存层还包括第一物理区，生成有物理访问电路，所述第二核层及所述第二内存层生成有物理硅通孔，用以电性传导所述第一运算电路的运算结果至所述片外内存。10.根据权利要求6所述的多核芯片，连接至片外内存，其中所述第二内存层还包括第二物理区，生成有物理访问电路，通过物理硅通孔将所述第二运算电路的运算结果传送至所述片外内存。11.根据权利要求6所述的多核芯片，其中所述第一核层与所述第一内存层为面对面制
程，所述第一内存层与所述第二核层为背对背制程，所述第二核层与所述第二内存层为面对面制程。12.根据权利要求6所述的多核芯片，还包括第三内存层，所述第三内存层包括第三内存区，生成有存储单元，用以暂存所述第一运算电路的运算结果，其中所述第三内存层位于所述第一核层之上。13.根据权利要求12所述的多核芯片，其中所述第三内存层与所述第一核层为面对面或面对背制程。14.根据权利要求6所述的多核芯片，还包括第四内存层，所述第四内存层包括第四内存区，生成有存储单元，用以暂存所述第二运算电路的运算结果，其中所述第四内存层位于所述第一内存层与所述第二核层间，所述第四内存层生成有收发硅通孔，用以电性连接所述第一收发电路及所述第二收发电路。15.根据权利要求14所述的多核芯片，其中所述第一内存层还包括第一输入输出区，生成有第一输入输出电路，用以作为所述多核芯片对外联系的接口，所述第四内存层、所述第二核层及所述第二内存层生成有输入输出硅通孔，用以电性传导所述第一输入输出电路的数据。16.根据权利要求14所述的多核芯片，连接至片外内存，其中所述第一内存层还包括第一物理区，生成有物理访问电路，所述第四内存层...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：安徽寒武纪信息科技有限公司，
类型：发明
国别省市：