无凸块和无引线的半导体器件制造技术

公开了一种半导体器件，包括：管芯，具有中央有源区、顶面、底面；侧壁，具有多个通孔，每个通孔从顶面的顶端延伸至底面的底端；顶面上的多个管芯焊盘，从中央有源区延伸至各自的顶端；底面上的图案化背面金属化层，包括延伸至相应底端的多个电隔离区域；金属涂层部分地填充通孔，并在多个管芯焊盘中的相应管芯焊盘和多个电隔离区域中的相应电隔离区域之间提供电连接；和钝化层，覆盖顶面和管芯焊盘。覆盖顶面和管芯焊盘。覆盖顶面和管芯焊盘。

【技术实现步骤摘要】
无凸块和无引线的半导体器件


[0001]本公开涉及集成电路(IC)封装。更具体地，本公开涉及一种无凸块或无引线、芯片级半导体器件及其制造方法。

技术介绍

[0002]电子行业依靠半导体技术的进步在更紧凑的区域内实现更高功率的设备。对于许多应用，实现更高功率的设备需要将大量电子设备集成到单个硅晶圆中。随着给定硅晶圆面积的器件数量增加，制造过程变得更加困难。
[0003]在现有技术中，制造半导体器件主要有两种工艺。一种工艺是引线键合工艺。引线键合工艺的缺点是电效率可能不够，因为引线又长又细。另一种工艺是倒装芯片工艺。倒装芯片(Flip Chip)工艺的潜在缺点可能是成本高，因为倒装芯片中的焊球金属(Under ball metal)和凸块工艺会增加额外的成本。

技术实现思路

[0004]根据本公开的一个方面，提供了一种半导体器件，包括：管芯，具有中央有源区、顶面、底面；侧壁，具有多个通孔，每个通孔从顶面的顶端延伸至底面的底端；顶面上的多个管芯焊盘，从中央有源区延伸至各自的顶端；底面上的图案化背面金属化层，包括延伸至相应底端的多个电隔离区域；金属涂层部分地填充通孔，并在多个管芯焊盘中的相应管芯焊盘和多个电隔离区域中的相应电隔离区域之间提供电连接；和钝化层，覆盖顶面和管芯焊盘。
[0005]在一个或多个实施例中，半导体器件包括四个侧壁，每个侧壁中具有通孔。
[0006]根据本公开的另一方面，提供了一种形成半导体器件的方法，该方法包括：在半导体晶圆中提供半导体器件阵列，其间具有划片区，晶圆具有顶面和底面，每个器件包括具有中心有源区的管芯、在顶面上的多个延伸至划片区的管芯焊盘，以及位于底面上并包括多个电隔离区的图案化背面金属化层，每个电隔离区延伸到相应的划片区；提供穿过晶圆的多个穿孔，每个穿孔跨越划片区域并延伸到一对相邻半导体器件中的每一个中，其中每个穿孔的第一端邻接相应的管芯焊盘，每个穿孔的第二端穿孔邻接相应的电隔离区域；在穿孔中形成金属涂层，从而在多个管芯焊盘中的相应管芯焊盘与多个电隔离区域中的相应电隔离区域之间提供电连接；用钝化层覆盖管芯和管芯焊盘；和将半导体器件阵列分割成半导体器件，从而从划片区去除材料并产生具有通孔的器件侧壁。
[0007]在一个或多个实施例中，提供多个穿孔的步骤包括在四个划片侧壁的每一个中提供穿孔，所述划片侧壁围绕具有穿孔的半导体器件中的一个。
[0008]在一个或多个实施例中，所述通孔的横截面为以下至少之一：半圆形、半正方形、半槽形、矩形、半椭圆形、圆的一部分。
[0009]在一个或多个实施例中，所述通孔的横截面为半圆形且该半圆形通孔的直径为50
‑
100μm。
[0010]在一个或多个实施例中，所述通孔的横截面为半槽形，且所述半槽形的通孔的长
径为150
‑
250μm。
[0011]在一个或多个实施例中，所述图案化背面金属化层还包括电隔离的中心区域。
[0012]在一个或多个实施例中，所述电隔离的横截面是正方形、矩形、圆形中的一种。
[0013]在一个或多个实施例中，所述相邻两个通孔之间的距离为0.3
‑
0.5mm。
[0014]在一个或多个实施例中，所述图案化背面金属化层的电隔离区域沿侧壁具有0.15
‑
0.25mm的宽度和0.35
‑
0.55mm的长度。
[0015]在一个或多个实施例中，所述图案化背面金属化层包括合金，该合金包括以下元素中的至少一种：Au、Ag、Cu、Al、Ni。
[0016]在一个或多个实施例中，所述分割所述半导体阵列包括向半导体器件施加温度梯度或机械应力。
[0017]由于MACRO(与MICRO相比，MACRO的尺寸比MICRO大，有50μm
‑
100μm，故称为MACRO)硅通孔(Though
‑
Silicon
‑
Vias)和具有焊料表面贴装技术(Surface
‑
Mount
‑
Technology)的背面金属化(Back
‑
Side
‑
Metallization)工艺，一个或多个实施例中的半导体器件可应用于高功率器件。器件的管芯焊盘和BSM(Back
‑
Side
‑
Metallization)层通过MACRO TSV(Though
‑
Silicon
‑
Vias)直接连接。结果，管芯的下侧可以直接连接到电路板，而无需导线、引线和凸块。阻容(Resistive
‑
capacitive、SoRC)延迟也可以显著减少。与倒装芯片工艺相比，实施例的方法也是低成本的解决方案，因为不需要下焊球金属(UBM)凸块工艺，并且管芯可以用焊膏直接接合到电路板上。实施例的通孔不仅提供来自半导体管芯的信号路由，而且还提供散热的路径，因此这也是一种热效率高的器件。特别是，这种新提出的器件可能特别适用于高功率和射频设备。
[0018]这种新器件可用作“芯片级封装”，因为它不需要包含任何模塑料。它可以用来代替普通封装。它可能具有比普通封装更小的占用空间。
附图说明
[0019]本公开的实施例将通过附图中变得更加明显，其中相似的附图标记标识相似或相同的元件。
[0020]图1是根据本公开的一个或多个实施例的部分处理的半导体器件阵列的截面图；
[0021]图2A是根据本公开的一个或多个实施例的部分处理的半导体器件阵列的俯视图；
[0022]图2B是根据本公开的一个或多个实施例的部分处理的半导体器件阵列的仰视图；
[0023]图3是根据本公开的一个或多个实施例的部分处理的半导体器件的截面图；
[0024]图4是根据本专利技术的一个或多个实施例的形成半导体器件的方法的流程图。
具体实施方式
[0025]本文公开了详细的说明性实施例。然而，本文公开的具体结构和功能细节仅代表描述本公开的示例实施例的目的。本公开可以以多种替代形式体现并且不应被解释为仅限于在此阐述的实施例。此外，此处使用的术语仅用于描述特定实施例的目的，并不旨在限制本公开的示例实施例。
[0026]如本文所用，术语“包含”、“包含”、“包括”和/或“包括”指定所述特征、步骤或组件的存在，但不排除存在或添加一个或多个更多其他功能、步骤或组件。还应该注意的是，在
一些替代实施方式中，所指出的功能/动作可能不按图中所指出的顺序发生。例如，根据所涉及的功能/动作，连续示出的两个图实际上可以基本上同时执行或者有时可以相反的顺序执行。
[0027]现在参考图1，图1是根据本公开的一个或多个实施例的部分处理的半导体器件阵列的一部分的截面图。如图1所示，通常除了未示出的其他器件之外，半导体器件阵列100包括5个半导体器件。每个半导体器件包括：钝化层101、多个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：管芯，具有中央有源区、顶面、底面；侧壁，具有多个通孔，每个通孔从顶面的顶端延伸至底面的底端；顶面上的多个管芯焊盘，从中央有源区延伸至各自的顶端；底面上的图案化背面金属化层，包括延伸至相应底端的多个电隔离区域；金属涂层部分地填充通孔，并在多个管芯焊盘中的相应管芯焊盘和多个电隔离区域中的相应电隔离区域之间提供电连接；和钝化层，覆盖顶面和管芯焊盘。2.如权利要求1所述的半导体器件，其特征在于，包括四个侧壁，每个侧壁中具有通孔。3.如权利要求1所述的半导体器件，其特征在于，所述通孔的横截面为以下至少之一：半圆形、半正方形、半槽形、矩形、半椭圆形、圆的一部分。4.如权利要求2所述的半导体器件，其特征在于，所述通孔的横截面为半圆形且该半圆形通孔的直径为50
‑
100μm。5.如权利要求2所述的半导体器件，其特征在于，所述通孔的横截面为半槽形，且所述半槽形的通孔的长径为150
‑
250μm。6.如权利要求1所述的半导体器件，其特征在于，所述图案化背面金属化层还包括电隔离的中心区域。7.如权利要求1所述的半导体器件，其特征在于，所述相邻两个通孔之间的距离...

【专利技术属性】
技术研发人员：葛友，王志杰，李翊鸣，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：