具有集成电阻的碳化硅功率器件以及相应的制造工艺制造技术

公开了具有集成电阻的碳化硅功率器件以及相应的制造工艺。一种碳化硅功率器件具有：管芯，具有碳化硅的功能层和边缘区以及由边缘区包围的有源区；栅极结构，形成在有源区中的功能层的顶表面上；以及栅极接触焊盘，用于偏置栅极结构。该器件还具有集成电阻器，该集成电阻器具有第一导电类型的掺杂区，该掺杂区布置在边缘区中的功能层的前表面处；其中该集成电阻器在功能层中定义了绝缘电阻，该绝缘电阻介于栅极结构与栅极接触焊盘之间。介于栅极结构与栅极接触焊盘之间。介于栅极结构与栅极接触焊盘之间。

【技术实现步骤摘要】
具有集成电阻的碳化硅功率器件以及相应的制造工艺


[0001]本公开涉及具有集成电阻的碳化硅功率器件以及相应的制造工艺。

技术介绍

[0002]电子半导体器件是已知的，特别是例如用于功率电子应用的MOSFET(金属氧化物半导体场效应晶体管)晶体管，这些晶体管是从碳化硅衬底开始制造的。
[0003]由于碳化硅的有利的化学
‑
物理特性，这些器件是有利的。例如，碳化硅一般具有比通常在电子器件中使用的硅的带隙更宽的带隙。因此，即使具有相对小的厚度，碳化硅也具有比硅的击穿电压更高的击穿电压，并且因此可有利地用于高电压、高功率以及高温应用中。
[0004]特别地，由于结晶质量及其大规模可用性，具有六边形多型(4H
‑
SiC)的碳化硅可以用于功率电子应用。

技术实现思路

[0005]本解决方案提供了用于制造具有改善的特性的具有集成电阻的碳化硅功率器件的技术。
[0006]因此，根据本解决方案，提供了碳化硅器件以及相应的制造工艺。
附图说明
[0007]为了更好地理解本公开，现在仅通过非限制性示例的方式并参照附图来描述本公开的优选实施例，在附图中：
[0008]图1A是已知类型的碳化硅器件的一部分的示意性平面图；
[0009]图1B是图1A的器件的一部分沿截面线I
‑
I的截面视图；
[0010]图2A是根据本解决方案的实施例的碳化硅器件的示意性平面图；
[0011]图2B是图2A的器件的一部分沿截面线II
‑
II的截面图；
[0012]图3和图4示出根据本解决方案的相应实施例的碳化硅器件的一部分的相应截面图；以及
[0013]图5A
‑
图5G是图2A
‑
图2B的碳化硅器件在相应制造工艺的后续步骤中的截面图。
具体实施例
[0014]当将器件(特别是MOSFET晶体管)用于高功率应用时，许多器件并联耦合，以降低导通状态电阻(所谓的RON)。
[0015]然而，此方法可能会导致并联器件之间的不平衡，从而导致效率损失。
[0016]为了避免不平衡，可以将具有适当值的电阻与MOSFET器件的栅极接触串联插入，以在偏置该MOSFET器件的栅极结构时添加受控电阻。
[0017]例如，分立电阻(即，在制造过程中，未在MOSFET器件的管芯内采用集成技术制造)
可以分开地安装在该MOSFET器件耦合到的印刷电路上。
[0018]例如，串联电阻可集成在MOSFET器件的管芯内，该管芯可通过在栅极接触焊盘附近的多晶硅的对应栅极层的光刻定义来产生。
[0019]在栅极接触之前通过分立电阻引入串联电阻具有以下缺点，即更高的制造成本和效率损失的问题。
[0020]设想添加光刻定义的多晶硅电阻的解决方案在所生产的晶圆之间并且随着工作温度的变化受到高扩散的影响。
[0021]如在此将详细描述的，本解决方案的一个方面设想将碳化硅器件的制造工艺的特点用于上述串联电阻的集成制造。
[0022]在一些实施例中，考虑到注入在碳化硅衬底中的掺杂区的激活在与衬底本身上生产的任何材料都不兼容的高温(约1800℃)下进行，则在定义有源区和形成栅极结构以及相应的接触结构和金属化部之前生产该注入的掺杂区。
[0023]由于这种特点，因此可以将掺杂区基本上定位在碳化硅衬底内所需的任何位置。
[0024]根据本解决方案的一个方面，利用此特点将被设计成在碳化硅衬底内提供绝缘电阻的适当掺杂区布置在器件的边缘区。
[0025]在一些实施例中，该电阻被用作插入在器件的栅极接触之前的集成串联电阻。
[0026]参考图1A和1B，首先(分别在示意性和简化的平面图中并且在相应的截面图中)示出了碳化硅器件，在一些实施例中为没有上述集成串联电阻的标准类型的功率MOSFET器件；以未在此示出的方式，该串联电阻例如被设置为在该MOSFET器件耦合至的印刷电路板上的分立部件。
[0027]由1表示的功率MOSFET器件在包括碳化硅的半导体材料的管芯2中制成。在平面图中，管芯2在水平面xy中具有总体上的矩形或方形形状，其边缘和角对应于所谓的划线(其中之一在图1A中由LT表示)，在该划线处半导体材料的起始晶片已经被切割。
[0028]管芯2包括碳化硅(SiC)的功能层4(衬底或形成在相同衬底层上的外延层)，该功能层具有第一导电类型(例如，N型)并且具有顶表面4a。
[0029]与划线LT相邻的外围或边缘区2a定义在功能层4中，被设计为容纳功率MOSFET器件1的边缘终止结构；中心或有源区2b也定义在该功能层4中，其中，功率MOSFET器件1被物理地生产，包括例如多个基本单元(units)或单元(cells)3，在一些实施例中是MOSFET晶体管(为简单起见，图1B中仅示出了这些基本单元3中的一个)。
[0030]在垂直传导配置的情况下，功能层4构成用于形成功率MOSFET器件1的多个基本单元3共用的漏极区。
[0031]上述边缘终止结构包括环形边缘终止区5(在下文中简称为环形区5)，在一些实施例中是在功能层4的表面部分中形成的掺杂有低浓度的P型的第二导电类型的区域。环形区5形成在边缘区2a中并且完全围绕有源区2b(精确地形成围绕有源区的环)。
[0032]具有P型的第二导电类型的体阱6设置在有源区2b内并且在功能层4的表面部分处，一个体阱用于功率MOSFET器件1的一个基本单元3。
[0033]在每个体阱6内，制成源极区8，该源极区具有N型的第一导电类型，布置在相应的栅极结构3
′
下方；并且还制成掺杂富集区7，该掺杂富集区是P
+
型的(具有高掺杂剂浓度)，被设计为提供朝着功率MOSFET器件1的公共主体和源极金属化部的电接触。
[0034]在一些实施例中，在有源区2b与边缘区2a之间的重叠区中，最外面的体阱(由6
′
表示)通过P
+
型的掺杂连接区9(也是高掺杂的)连接至环形区5。
[0035]此外，在功能层4的前表面4a上，功率MOSFET器件1包括：第一薄介电层12(例如，由氧化硅制成)，从该第一薄介电层开始，功率MOSFET器件1的基本单元3的栅极氧化物区形成在有源区2b中；以及厚氧化物区13，在边缘区2a处，在环形区5上。
[0036]存在于上述第一介电层12和厚氧化物区13上的(多晶硅或其他导电材料的)栅极层14定义在栅极氧化物区上，以提供功率MOSFET器件1的基本单元3的栅极结构(由3
’
表示)的电极区域。该栅极层14以连续的方式在边缘区2a中的厚氧化物区13上延伸。
[0037]第二介电层15(例如，场氧化物)覆盖上述栅极层14。该第二介电层15在边缘区2a处具有开口15
′
，并且被金属材料的栅极接触焊盘18覆盖，栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅功率器件，包括：碳化硅层，包括边缘区和由所述边缘区包围的有源区；栅极结构，形成在所述有源区中的所述碳化硅层的第一表面上；电阻器，包括布置在所述边缘区中的所述碳化硅层的所述第一表面处的第一导电类型的第一掺杂区；栅极接触焊盘，被配置为偏置所述栅极结构，其中所述电阻器位于所述栅极接触焊盘与所述栅极结构之间。2.根据权利要求1所述的器件，其中所述栅极接触焊盘被布置在所述边缘区处并且通过第一接触区电接触所述第一掺杂区的第一端；并且所述器件进一步包括与所述有源区中的所述栅极结构电接触的栅极金属化部，所述栅极金属化部通过第二接触区与所述第一掺杂区的第二端接触。3.根据权利要求2所述的器件，包括在所述边缘区中的边缘终止区，所述边缘终止区包括在所述碳化硅层的所述第一表面附近的具有第二导电类型和第一掺杂水平的第二掺杂区。4.根据权利要求3所述的器件，其中所述第一掺杂区被限定在绝缘阱内，所述绝缘阱具有所述第二导电类型和高于所述第一掺杂水平的第二掺杂水平，所述绝缘阱在所述边缘终止区内。5.根据权利要求3所述的器件，其中所述第一掺杂区位于所述边缘终止区内。6.根据权利要求3所述的器件，进一步包括：在所述有源区中，形成在所述碳化硅层内的具有所述第二导电类型的体阱；以及第三掺杂区，位于所述边缘终止区和所述体阱中的相对于所述有源区更靠外并且靠近所述边缘区的体阱中的每个之间，并且邻接所述边缘终止区和所述体阱中的相对于所述有源区更靠外并且靠近所述边缘区的体阱中的每个，所述第三掺杂区具有所述第二导电类型和高于所述第一掺杂水平的第三掺杂水平，其中所述第一掺杂区被限定在所述第三掺杂区内。7.根据权利要求2所述的器件，包括：外介电区，布置在所述碳化硅层的所述第一表面上，在所述边缘区处；以及开口，垂直穿过所述外介电区，其中所述第一接触区和所述第二接触区被布置在所述开口中，并且所述第一接触区和所述第二接触区被彼此电分离。8.根据权利要求7所述的器件，其中所述栅极焊盘直接位于所述外介电区上，与所述外介电区的整个水平延伸部重叠。9.根据权利要求7所述的器件，包括导电栅极层，所述导电栅极层连接至所述有源区中的所述栅极结构并且延伸至所述边缘区，并且在所述开口之前终止。10.根据权利要求2所述的器件，其中所述第一掺杂区具有在平行于所述碳化硅层的所述第一表面的水平面中围绕所述栅极焊盘的环形延伸部。11.根据权利要求1所述的器件，包括在所述有源区中的MOSFET晶体管基本单元，所述MOSFET晶体管基本单元包括所述栅极结构、在所述碳化硅层内形成的具有第二导电类型的体阱、以及在所述栅极结构下方、在...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：