高层数电路板及其制作方法技术

一种高层数电路板及其制作方法，包含互相叠合的多层基材和以不同数量分布于这些基材的多个钻孔。每一基材具有一预定厚度的铜箔，且这些钻孔的数量是由下层基材往上层基材递增，且这些钻孔是通过这些基材叠合后形成多个连通孔，这些连通孔的孔深是由电路板板缘至板心呈Ｖ形分布，即板缘连通孔的孔深最浅，而板心连通孔的孔深最深；并利用将多层基材分成两张以上低层数多层板，分段制作再进行组合，借以突破制造瓶颈，达到上述高层数电路板的特征。

【技术实现步骤摘要】

本专利技术是有关于一种，尤其是一种具有一定厚度、微小间距(pitch)的层数高达18层以上的。
技术介绍
在消费性电子产品功能越来越多、体积越来越轻薄短小的趋势发展之下，其内部印刷电路板(Printed Circuit Board；PCB)在电路设计与制程技术上也日益复杂精进，为因应电路板上组件密度增加、细线布局不断增密、层板间互连密度增大，此外，随着混合信号集成电路的应用及设计趋势复杂化，除了要考虑以往的电路技术层面的问题，随其先进制程的演变，设计流程所要解决的困难也增加了许多，针对特殊需求的高频、高速板，为了控制其特性阻抗，需要一定厚度的铜箔方能承受其负载，电路板厚度也随之增加形成名符其实的厚板，而这些厚板有其制作困难。传统印刷电路板使用玻璃纤维胶片(Prepreg，简称PP)，将已制作线路的双面板，依需求层数，叠合对位一次压合而成多层结构的电路基板，然由于传统制程是经叠合对位再进行压合、钻孔与电镀等，当这些厚板叠合层数低时，以目前业界技术与制程能力均能进行制作，然当层数越高时，制程困难便浮显出来，首先，叠合对位所得公差随叠合层数增加，另外，压合材料(如玻璃纤维胶片)的涨缩比不易控制致使压合后容易异位，造成压合的另一误差源；压合后若进行机械钻孔则可能因层数太高、总厚度过厚造成摩擦力过高，致使钻头容易断针，此外板厚与孔径的纵横比过高更影响后续电镀不易或形成狗骨头等不良现象；压合后若进行激光钻孔则孔径过小，纵横比将较机械钻孔高则电镀良率更低；还有一种名为增层法(Build UpProcess)的技术已迅速发展，其利用传统多层板逐次压合(SequentialLaminated)的观念，在以双层或四层板为基础的核心基板的板外，逐次增加绝缘层及导体层，在绝缘层上制造导体线路，舍弃机钻式小孔(10mil以上)，而改采“非机钻式”的盲埋微导孔作为增层间的互联，而在部分层次间连通的盲孔(Blind Hole)与埋孔(Buried Hole)，可省下通孔在板面上的占用空间，使有限的外层面积可尽量用以布线和焊接零件，增层法多层板发展至今已有十余种制程技术运用于商业量产中，如SLC、FRL、DYCOstrate、Z-Link、ALIVH、HDI等，不同的制程采用不同的材料及基板，因此在成孔技术上也各有不同，大致上可分为感光成孔、激光钻孔、等离子蚀孔及化学蚀孔等多类方法。然而，增层法主要功效在于减少通孔占用面积，达成高密度要求，但仅适用于较低层数、目的为轻薄短小之用的薄板，对于具有一定厚度的叠层基材、孔径之间微小间距、且层数高达18层以上高层数电路板，仍有其困难，如钻孔方式以及因为钻孔的纵横比过高所带来的电性导通问题。因此，专利技术人有感上述缺点，潜心研究并配合学理的运用，提出一种设计合理且广泛且有效改善上述缺点的本专利技术。
技术实现思路
本专利技术提供一种，能够制作出具有一预定厚度铜箔的叠层基材、0.65mm以下间距、18以上层数的高层数电路板，尤其是当电路板考虑特性阻抗时增加板厚与板层的。本专利技术提供一种，是利用将多层基材分成两张以上低层数多层板，分段制作再进行组合，借以突破制造瓶颈，提高制作良率、降低成本，进以提高产品市占率。本专利技术提供一种高层数电路板，其包含互相叠合的多层基材、以及多个钻孔。每一基材具有一预定厚度的铜箔，且这些钻孔是以不同数量分布于这些基材，并由下层基材往上层基材递增；且这些钻孔是通过这些基材叠合后形成多个连通孔，这些连通孔的孔深是由电路板板缘至板心呈V形分布，即板缘连通孔的孔深最浅，而板心连通孔的孔深最深。本专利技术提供一种高层数电路板的制作方法，其包含下列步骤(i)置备多张基材，其中，这些基材是具有预定厚度且预设有多个钻孔，这些钻孔是以不同数量分布于这些基材；(ii)分批压合这些基材，形成钻孔数量由下层基材往上层基材递增；以及(iii)叠合前述分批基材，并对位这些钻孔形成多个连通孔，其孔深由电路板板缘至板心呈V形分布，即板缘连通孔的孔深最浅，而板心连通孔的孔深最深。为了使贵审查委员能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明，然而所记载内容仅提供参考与说明用，并非用来对本专利技术加以限制。附图说明图1所示为本专利技术所提供的高层数电路板的剖视示意图；图2所示为本专利技术所提供的高层数电路板的制造方法的流程示意图；图3A所示为本专利技术所提供的高层数电路板的制作示意图；以及图3B所示为本专利技术所提供的高层数电路板的另一制作示意图。附图标记说明本专利技术的高层数电路板L1～L18 基材P1～P17 接合板材A01～A33 连通孔L101～L133、L202～L232钻孔具体实施方式请参阅图1所示，本专利技术提供一种具有一预定厚度铜箔、0.65mm以下间距(可为0.65-0.01mm)、18以上层数的高层数电路板。间距是指电路板上钻孔之间的距离，或其对应芯片锡球之间的距离，其允许误差范围更小，制程精确度与制程能力的需求越高，而高频高速板所需的铜箔厚度较一般电路板高，一旦压合层数过高，不但对位不易，钻孔有其困难，电性导通更是问题，是以本专利技术提供的高层数电路板，是利用将多层基材分成两张以上的低层数多层板，层数视板厚与机台的制程能力而定，分段制作再进行组合，借以突破制造瓶颈以提高良率。图1所示的高层数电路板，其包含互相叠合的多层基材L01～L18(本实施例是以18层为例)以及多个钻孔。每一基材L01～L18具有一预定厚度的铜箔，且这些钻孔是以不同数量分布于这些基材L01～L18，并由下层基材L18往上层基材L01递增；且这些钻孔是通过这些基材L01～L18叠合后形成多个连通孔A01～A33，这些连通孔A01～A33的孔深是由电路板板缘至板心呈V形分布，即板缘连通孔A01、A33的孔深最浅，而板心连通孔A16的孔深最深。图2为本专利技术所提供的高层数电路板的制造方法的流程示意图，本实施例以18张基材为主，制作方法是先置备18张基材L01～L18，这些基材L01～L18是具有预定厚度且预设有多个钻孔(步骤S10)，每张基材所具备的钻孔数量不等，但依照一预定规则使压合后可形成孔深具有V形分布的多个连通孔，每张基材是可选择全部钻孔或部分钻孔，全部钻孔的基材又可再选择全部电镀(步骤S21)或部分电镀(步骤S22)，其部分钻孔与部分电镀的判断方法请参阅图3A与图3B与如后解释，图3A表示基材L1预先形成有全部的钻孔L101～L133、基材L2预先形成有全部的钻孔L202～L232，当上下两基材L1、L2以一接合板材P1连接(步骤S30)时，基材L1上的最两侧钻孔L101、L133均会变成盲孔，若不事先进行电性导通处理，则两钻孔L101、L133将失去其功能，因此，基材L1可全部电镀或填充导电物质以电性导通所有钻孔L101～L133(步骤S42、S52)，或针对最两侧钻孔L101、L133填充导电物质以电性导通(步骤S43、S53)；而胶合基材L1、L2的接合板材P1可于胶合后进行钻孔动作与电性导通处理。图3B表示基材L1预先形成有最两侧钻孔L101、L133、基材L2则无须先钻孔，预先针对两钻孔L101、L133做电性导通处理(步骤S41、S51)，其理由同前述；而基材L1、L2的钻孔L102、L132、L202、L2本文档来自技高网...

【技术保护点】
一种高层数电路板，其特征在于，包含：多层基材，互相叠合，且每一基材具有一预定厚度的铜箔；以及多个钻孔，以不同数量分布于这些基材，并由下层基材往上层基材递增；其中，这些钻孔通过这些基材叠合后形成多个连通孔，这些连通孔的 孔深是由电路板板缘至板心呈Ｖ形分布，即板缘连通孔的孔深最浅，而板心连通孔的孔深最深。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈文祺，
申请(专利权)人：陈文祺，
类型：发明
国别省市：71[中国|台湾]