集成MCU和LDO的封装体、电路板及电子设备制造技术

本实用新型专利技术属于半导体封装技术领域，提供了一种集成MCU和LDO的封装体，所述集成MCU和LDO的封装体包括封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，所述第一芯片裸片为LDO芯片裸片，所述第二芯片裸片为MCU芯片裸片；所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；所述第一芯片裸片、所述第二芯片裸片、所述基板以及所述多个引脚通过键合线电连接。本实用新型专利技术通过一个集成MCU和LDO的封装体即可同时实现微控制芯片(MCU)和LDO芯片的功能。片的功能。片的功能。

【技术实现步骤摘要】
集成MCU和LDO的封装体、电路板及电子设备


[0001]本技术涉及半导体封装领域，尤其涉及一种集成MCU和LDO的封装体、电路板及电子设备。

技术介绍

[0002]家用电器如小家电等电子产品为了实现可靠的电源充电功能需要集成微控制器MCU芯片和LDO芯片(Low Dropout Regulator，低压差线性稳压器)。现有的MCU芯片和LDO芯片往往各自被独立封装为封装体，然后再装配于电路板上，实现控制、降压稳压等功能。随着产品应用端小型化、低成本的要求越来越强烈，在一个封装体中封装单颗芯片难以满足这种日益增长的需求。在一个封装体中封装多颗芯片，成为了技术发展的方向。

技术实现思路

[0003]有鉴于此，本技术实施例提供了一种集成MCU和LDO的封装体，用以解决分立的MCU器件和LDO器件难以实现小型化、低成本的问题。
[0004]第一方面，本技术实施例提供一种集成MCU和LDO的封装体，所述集成MCU和LDO的封装体包括：
[0005]封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，
[0006]所述第一芯片裸片为LDO芯片裸片，所述第二芯片裸片为MCU芯片裸片；
[0007]所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；
[0008]所述引脚与所述第一芯片裸片、所述第二芯片裸片或所述基板通过键合线电连接。
[0009]优选地，所述第一芯片裸片和所述第二芯片裸片在所述基板表面上的投影不重叠。
[0010]优选地，所述基板为圆角矩形结构、所述第一芯片裸片和所述第二芯片裸片均为矩形结构，记所述基板、所述第一芯片裸片、第二芯片裸片中较长的边缘为长边，较短的边缘为短边，其中，所述第一芯片裸片的长边与所述基板的长边平行，所述第二芯片裸片的短边与所述基板的长边平行。
[0011]优选地，所述第一芯片裸片和所述第二芯片裸片处于同一平面。
[0012]优选地，所述第二芯片裸片的负极电压接口通过键合线与所述基板电连接。
[0013]优选地，所述多个引脚包括分别与所述第一芯片裸片和第二芯片裸片通过键合线电连接的第一引脚，与所述第二芯片裸片通过键合线电连接的第二引脚至第十四引脚；与所述第一芯片裸片通过键合线电连接的第十五引脚；与所述基板和所述第一芯片裸片通过键合线电连接的第十六引脚。
[0014]优选地，所述第一引脚为VDD引脚，用于连接电压正极，所述第十五引脚为VIN引脚，用于连接输入电压，所述第十六引脚为VSS引脚，用于连接电压负极。
[0015]优选地，所述集成MCU和LDO的封装体为SOP封装结构。
[0016]第二方面，本技术实施例提供一种电路板，所述电路板包括如第一方面任一项所述的集成MCU和LDO的封装体。
[0017]第三方面，本技术实施例提供一种电子设备，电子设备包括如第二方面所述的电路板。
[0018]综上所述，本技术的有益效果如下：
[0019]本技术实施例提供的集成MCU和LDO的封装体、电路板和电子设备，通过将LDO芯片裸片MCU芯片裸片合封一起，作为既具有MCU微控制器功能又有LDO的降压稳压功能的器件，一方面可以利用MCU微控制器的功能用于控制马达、灯串、开关等单元，另一方面可以利用LDO的功能进行供电模块的降压稳压处理，相对于使用分立的LDO器件和MCU微控制器，可以减少在电路板上所占的体积，同时降低器件成本和提升生产量率。
附图说明
[0020]为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，这些均在本技术的保护范围内。
[0021]图1为本技术的集成MCU和LDO的封装体的结构示意图；
[0022]图2为本技术的第一芯片裸片的电路图。
[0023]图3为本技术的第二芯片裸片的结构图。
[0024]图4为本技术的集成MCU和LDO的封装体的SOP封装结构示意图。
[0025]图5为本技术的电路板的结构示意图。
[0026]图6为本技术的电子设备的结构示意图。
[0027]图中零件部件及编号：
[0028]1～16：第一引脚至第十六引脚
[0029]50
‑
基板
[0030]105
‑
基板延伸部
[0031]30
‑
第一芯片裸片
[0032]40
‑
第二芯片裸片
[0033]20
‑
键合线
具体实施方式
[0034]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。在本(技术或技术)的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理
解为对本(技术或技术)的限制。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。如果不冲突，本(技术或技术)施例以及实施例中的各个特征可以相互结合，均在本实(技术或技术)的保护范围之内。
[0035]请参见图1所示，本专利技术实施例提供了一种集成MCU和LDO的封装体，所述集成MCU和LDO的封装体包括：包括封装外壳(未示出)、基板50、第一芯片裸片30、第二芯片裸片40以及多个引脚1～16；其中，第一芯片裸片30为LDO芯片裸片，第二芯片裸片40为MCU芯片裸片；第一芯片裸片30和第二芯片裸片40均设置在基板50表面上，第一芯片裸片30、第二芯片裸片40和基板50均设置在封装外壳之内，多个引脚1～16设置在基板四周，并通过键合线20分别与第一芯片裸片30、第二芯片裸片40、基板50之间实现电连接。
[0036]其中，第一芯片裸片30和第二芯片裸片40在基板50表面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成MCU和LDO的封装体，其特征在于，包括封装外壳、基板、第一芯片裸片、第二芯片裸片以及多个引脚；其中，所述第一芯片裸片为LDO芯片裸片，所述第二芯片裸片为MCU芯片裸片；所述第一芯片裸片和所述第二芯片裸片均设置在所述基板表面上，所述第一芯片裸片、所述第二芯片裸片和所述基板均设置在所述封装外壳之内；所述引脚与所述第一芯片裸片、所述第二芯片裸片或所述基板通过键合线电连接。2.根据权利要求1所述的集成MCU和LDO的封装体，其特征在于，所述第一芯片裸片和所述第二芯片裸片在所述基板表面上的投影不重叠。3.根据权利要求2所述的集成MCU和LDO的封装体，其特征在于，所述基板为圆角矩形结构、所述第一芯片裸片和所述第二芯片裸片均为矩形结构，记所述基板、所述第一芯片裸片、第二芯片裸片中较长的边缘为长边，较短的边缘为短边，其中，所述第一芯片裸片的长边与所述基板的长边平行，所述第二芯片裸片的短边与所述基板的长边平行。4.根据权利要求3所述的集成MCU和LDO的封装体，其特征在于，所述第一芯片裸片和所述第二芯片裸片处于同一平面。5.根据权利要求1所述集成MC...

【专利技术属性】
技术研发人员：李煌娴，陈家勋，黄耿毓，唐丰饶，
申请(专利权)人：深圳宇凡微电子有限公司，
类型：新型
国别省市：