印制电路板的制造方法以及装置制造方法及图纸

为了能够使图案的线宽稳定地制造印制电路板，叠层装置（２）向基板（Ｋ）叠层抗蚀层，并以携带表示叠层日期／时间的信息的光对基板（Ｋ）进行曝光。在曝光装置（３）进行曝光之前读取叠层日期／时间信息，并判断在进行叠层后到当前为止的经过时间是否在规定的保持时间内。如果所述判断被否定，则曝光装置（３）发出警报，向操作员告知在进行叠层后到当前为止的经过时间不在规定的保持时间内。关于该基板（Ｋ），由于得不到期望的线宽，因而操作员从曝光装置（３）中移除基板（Ｋ）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及经过叠层工序、曝光工序以及显影工序来制造的印制电路板的制造方法以及装置。
技术介绍
通常，印制电路板通过下面的工序来制造。首先，进行叠层工序，在该叠层工序中，在形成电路图案的形成于基板上的导电层(例如，铜薄膜)上叠层干膜抗蚀层(以下简称为抗蚀层)，所述干膜抗蚀层由照射光时通过光致聚合反应而硬化的感光材料形成。接着，进行曝光工序，在该曝光工序中，通过光束以与电路图案相同形状的图案对该抗蚀层进行曝光。然后，通过显影工序，去除抗蚀层中没有被光束照射的部分，形成与电路图案相同形状的图案(以下，称为抗蚀图案)，之后进行将该抗蚀图案作为掩模来蚀刻导电层的蚀刻工序。然后，通过去除抗蚀层，在导电层上形成电路图案。进而，进行叠层工序，在该叠层工序中，涂布通过光的照射而硬化的抗焊剂来进行叠层，然后，使抗焊剂层半硬化，并用光束对其进行曝光，以形成与具有用于电极部位的开口的图案相同的形状，所述电极部位上表面的外围被覆盖规定的宽度。然后，通过显影，去除抗焊剂层中没有被光束照射的部分，然后使抗焊剂层完全硬化，之后形成镍金镀层等来提高焊料的可湿性，由此完成印制电路板。此外，以往还提出了各种曝光装置，该曝光装置利用数字微镜器件(DMD)等空间光调制元件并通过按照图像数据调制的光束来进行图像曝光。作为这种曝光装置的一个用途，已知在印制电路板的制造工序中的使用(例如，参考日本专利文献特开2004-1244号公报)。上述的抗蚀层以及抗焊剂层的曝光是在将掩模分别紧贴在抗蚀层以及抗焊剂层上的状态下进行的，所述掩模具有与电路图案或者电路部位上表面的外围被覆盖规定宽度的图案(以下称为电路图案等)相同形状的开口部，但如果使用如特开2004-1244号公报中记载的曝光装置，则能够直接在抗蚀层以及抗焊剂层上曝光图案。但是，当如上述那样制造印制电路板时，在刚进行叠层工序之后，由于抗蚀层以及抗焊剂层的组成物中的氧元素减少而自由基反应变得活跃，从而抗蚀层的灵敏度处于高的状态。因此，如果在紧接叠层工序之后立刻进行曝光，则图案的线宽就会变粗，图案的分辨率下降。此外，若在这样的状态下进行曝光工序之后，立刻进行显影工序以及蚀刻工序，则显影后的所述图案线宽会变粗。因此，当图案具有较窄L&S(线条和空间)时，存在相邻线路发生短路的风险。此外，如果在叠层工序之后长时间放置印制电路板，则导电层和抗蚀层之间的化学反应深化，从而会发生称为赤变的故障，其结果是，在后面的蚀刻工序中，将会发生蚀刻延迟或不执行蚀刻的问题。此外，抗蚀层还会被安全灯等周围的光曝光，从而抗蚀层会变成对光易于敏感的状态。因此，如果在这样的状态下进行曝光，就会发生与在叠层工序之后的场合一样的图案的线宽变粗的问题。此外，在刚进行曝光工序之后，由于抗蚀层的光致聚合反应尚未充分进行，因而，如果在紧接曝光后立刻进行显影，则图案的线宽就会变细。如果在这样的状态下进行显影工序以及蚀刻工序，则会发生所制造出的印制电路板的电阻或阻抗变大、或者发生断线等问题。此外，如果在曝光工序之后长时间放置印制电路板，则光致聚合反应会超过所要求的程度，从而图案的线宽会变粗。因此，如果在这样的状态下进行显影工序以及蚀刻工序，就会发生与在叠层处理后立刻执行曝光的场合情况一样的电路图案的线宽变粗的问题。以上的问题不仅存在于抗蚀层，在对抗焊剂层进行曝光以及显影时也同样存在。
技术实现思路
本专利技术是鉴于上述情况而作出的，其目的在于，能够稳定图案的线宽来制造印制电路板。根据本专利技术的第一种印制电路板的制造方法包括叠层工序，在基板上的导电层之上叠层感光层；曝光工序，在所述感光层上曝光规定的图案；以及显影工序，对曝光出所述图案的感光层进行显影；所述印制电路板的制造方法的特征在于，包括以下工序以携带叠层日期/时间信息的光对所述感光层的规定区域进行曝光，所述叠层日期/时间信息表示进行了所述叠层工序的日期/时间；读取所述叠层日期/时间信息，并判断从由所述读取的叠层日期/时间信息表示的进行所述叠层工序的日期/时间的经过时间是否在规定的保持时间内；以及仅在所述判断被肯定时，进行所述曝光工序的控制，以便进行所述曝光工序。只要能够知道实施叠层工序的日期/时间，“叠层日期/时间”可以是任意的信息，例如可以使用如“2004.10.23”那样的表示叠层工序的日期/时间本身的数值、表示叠层工序的日期/时间的条码以及符号等。“规定的保持时间”表示当在该保持时间内以标准条件进行了曝光、显影以及蚀刻时，可获得具有期望线宽的电路图案的时间。在根据本专利技术的第一种印制电路板的制造方法中，进行所述控制的工序可以是在所述判断被否定时进行规定的警报的工序。“规定的警报”可以使用可向管理印制电路的制造工序的操作员进行通知的任意的方法，例如可以采用基于声音的通知方法、基于灯的点灭等的通知方法、基于向监视器进行显示的通知方法等。此外，在根据本专利技术的第一种印制电路板的制造方法中，进行所述控制的工序可以是在所述判断被否定时停止向所述曝光工序传送所述基板的工序。根据本专利技术的第二种印制电路板的制造方法包括叠层工序，在基板上的导电层之上叠层感光层；曝光工序，在所述感光层上曝光规定的图案；以及显影工序，对曝光出所述图案的感光层进行显影；所述印制电路板的制造方法的特征在于，包括以下工序以携带曝光日期/时间信息的光对所述感光层的规定区域进行曝光，所述曝光日期/时间信息表示进行了所述曝光工序的日期/时间；读取所述曝光日期/时间信息，并判断从由所述读取的曝光日期/时间信息表示的进行所述曝光工序的日期/时间的经过时间是否在规定的保持时间内；以及仅在所述判断被肯定时，进行所述显影工序的控制，以便进行所述显影工序。只要能够知道实施叠层工序的日期/时间，“叠层日期/时间”可以是任意的信息，例如可以使用如“2004.10.23”那样的表示叠层工序的日期/时间本身的数值、表示叠层工序的日期/时间的条码以及符号等。此处，曝光日期/时间信息的曝光可以与曝光工序同时进行，也可以在显影工序之前进行。在根据本专利技术的第二种印制电路板的制造方法中，进行所述控制的工序可以是在所述判断被否定时进行规定的警报的工序。此外，在根据本专利技术的第二种印制电路板的制造方法中，进行所述控制的工序可以是在所述判断被否定时停止向所述显影工序传送所述基板的工序。根据本专利技术的第三种印制电路板的制造方法包括叠层工序，在基板上的导电层之上叠层感光层；曝光工序，在所述感光层上曝光规定的图案；以及显影工序，对曝光出所述图案的感光层进行显影；所述印制电路板的制造方法的特征在于，包括以下工序以携带叠层日期/时间信息的光对所述感光层的规定区域进行曝光，所述叠层日期/时间信息表示进行了所述叠层工序的日期/时间；读取所述叠层日期/时间信息，并获得从由所述读取的叠层日期/时间信息表示的进行所述叠层工序的日期/时间到所述曝光工序开始为止的经过时间；以及根据所述经过时间的长度来设定所述曝光工序中的曝光条件。根据本专利技术的第四种印制电路板的制造方法包括叠层工序，在基板上的导电层之上叠层感光层；曝光工序，在所述感光层上曝光规定的图案；以及显影工序，对曝光出所述图案的感光层进行显影；所述印制电路板的制造方法的特征在于，包括以下工序 以携带叠层日期/时间信息的光对所述本文档来自技高网...

【技术保护点】
一种印制电路板的制造方法，包括：叠层工序，在基板上的导电层之上叠层感光层；曝光工序，在所述感光层上曝光规定的图案；以及显影工序，对曝光出所述图案的感光层进行显影；所述印制电路板的制造方法的特征在于，包括以下工序：以携带叠层日 期／时间信息的光对所述感光层的规定区域进行曝光，所述叠层日期／时间信息表示进行所述叠层工序的日期／时间；读取所述叠层日期／时间信息，并判断从由所述读取的叠层日期／时间信息表示的进行所述叠层工序的日期／时间的经过时间是否在规定的保持时 间内；以及仅在所述判断被肯定时，进行所述曝光工序的控制，以便进行所述曝光工序。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：佐佐木义晴，
申请(专利权)人：富士胶片株式会社，
类型：发明
国别省市：JP[日本]