4H-SiCJBS二极管结构及其制备方法技术

本申请公开了4H

【技术实现步骤摘要】
4H
‑
SiC JBS二极管结构及其制备方法


[0001]本专利技术涉及半导体领域，具体涉及4H
‑
SiC JBS二极管结构及其制备方法。

技术介绍

[0002]SiC作为第三代核心半导体材料，因其宽带隙、热导率高、击穿场强高、载流子饱和迁移率高、抗辐射能力强等自身优势非常适合制作高温、高压、高频、抗辐射、大功率电子器件，在轨道交通、新能源汽车、光伏发电、航空航天等领域具有广阔的应用前景。
[0003]SiC结型势垒肖特基(jbs)二极管兼容肖特基势垒二极管(sbd)、pin二极管二者优势，具有低开启电压和低漏电，实现高开关速度和高击穿电压。一般情况下SiC JBS二极管需要通过对SiC外延层进行离子注入，并进行高温退火来激活Al离子形成P型注入区。
[0004]采用离子注入方法实现P型注入区，工艺复杂，实现难度较大，需要对SiC外延层先生长一层2μm的SiO2掩膜层，通过光刻刻蚀工艺开孔实现离子注入，再生长一层C膜，然后进行1600℃以上高温退火，最后去除C膜和SiO2。由于刻蚀工艺，会导致刻蚀完SiO2后梯形孔的底部略小于光刻尺寸；其次，离子注入并镀完C膜后进行1600℃以上高温退火后，C膜不易去除干净，这将导致外延层表面凹凸不平，表面缺陷较多，容易引入较多的杂质，导致器件失效，降低器件的性能。

技术实现思路

[0005]本专利技术针对上述问题，克服至少一个不足，提出了4H
‑
SiC JBS二极管结构及其制备方法。
[0006]本专利技术采取的技术方案如下：
[0007]一种4H
‑
SiC JBS二极管结构，包括：
[0008]N型SiC衬底；
[0009]第一金属电极，位于所述N型SiC衬底的背面；
[0010]N型SiC外延层，位于所述N型SiC衬底的正面，所述N型SiC外延层上方的有源区具有沟槽；
[0011]二次外延P型材料，位于所述沟槽上；
[0012]SiO2隔离层，位于所述N型SiC外延层和二次外延P型材料的上方；
[0013]第二金属电极，位于所述SiO2隔离层的上方。
[0014]本申请通过生长型二次外延P型材料来代替离子注入形成的P型注入区，避免了由于现有工艺的复杂性和实现难度较大对器件表面造成严重损伤，同时能够精确控制生长厚度和掺杂剂量，二次外延P型材料能与SiC外延层形成PN结，实现耐压结构。
[0015]于本专利技术其中一实施例中，所述沟槽的宽度为S，相邻沟槽间的间隔为W，W为2μm，S为2μm，或者是，W为3μm，S为1μm，或者是，W为1μm，S为3μm。
[0016]于本专利技术其中一实施例中，所述二次外延P型材料为P型Si，载流子浓度为0.8
×
10
18
cm
‑3至1.2
×
10
18
cm
‑3。
[0017]采用生长P型Si来代替离子注入形成的P型注入区，避免了采用离子注入需多次进行不同剂量注入。实际运用时，二次外延P型材料不限于Si。
[0018]于本专利技术其中一实施例中，所述N型SiC衬底的厚度为180μm至370μm，载流子浓度为0.8
×
10
18
cm
‑3至1.2
×
10
18
cm
‑3。
[0019]于本专利技术其中一实施例中，所述N型SiC外延层的厚度为8.87μm至12.43μm，载流子浓度为7
×
10
14
cm
‑3至11
×
10
14
cm
‑3。
[0020]于本专利技术其中一实施例中，所述沟槽的深度为1μm至2μm，所述二次外延P型材料的厚度为0.5μm至1.5μm。
[0021]本申请还公开了一种4H
‑
SiC JBS二极管结构的制备方法，包括以下步骤：
[0022]S1、在N型SiC衬底上生长出N型SiC外延层，形成外延片；
[0023]S2、先在N型SiC外延层上方刻蚀出台面，然后在N型SiC外延层上方刻蚀出沟槽；
[0024]S3、在外延片的表面外延生长二次外延P型材料，本实施例可以通过LPCVD来进行外延生长；
[0025]S4、刻蚀二次外延P型材料，只保留沟槽所对应的二次外延P型材料；
[0026]S5、N型SiC衬底背面通过电子束蒸镀淀积出金属层，退火后形成欧姆接触；
[0027]S6、在N型SiC外延层的上方生长出SiO2隔离层，并刻蚀去除有源区的SiO2隔离层；
[0028]S7、通过电子束蒸镀，在SiO2隔离层刻蚀区域形成第二金属电极，在N型SiC衬底背面形成第一金属电极。
[0029]本申请通过二次外延P型材料来实现SiC外延层p型区域实现。避免了由于SiO2刻蚀深度把控不准确使得梯形孔的底部略小于光刻尺寸，进而影响了器件的性能。本申请的方法制作SIC JBS能实现良好的器件性能，比采用离子注入难度较小，更易实现。
[0030]于本专利技术其中一实施例中，步骤S5中，通过RTA1000℃快速退火5分钟。本申请不采用C膜生长和高温退火，避免对器件的损伤和污染。
[0031]于本专利技术其中一实施例中，所述二次外延P型材料为P型Si，载流子浓度为0.8
×
10
18
cm
‑3至1.2
×
10
18
cm
‑3。
[0032]本申请还公开了另一种4H
‑
SiC JBS二极管结构的制备方法，包括以下步骤：
[0033]S1、在N型SiC衬底上生长出N型SiC外延层，形成外延片；
[0034]S2、先在N型SiC外延层上方刻蚀出台面，然后在N型SiC外延层上方刻蚀出沟槽；
[0035]S3、在外延片的表面外延生长二次外延P型材料，本实施例可以通过LPCVD来进行外延生长；
[0036]S4、刻蚀二次外延P型材料，只保留沟槽所对应的二次外延P型材料；
[0037]S5、在N型SiC外延层的上方生长出SiO2隔离层，并刻蚀去除有源区的SiO2隔离层；
[0038]S6、通过电子束蒸镀，在SiO2隔离层刻蚀区域形成第二金属电极；
[0039]S7、用蓝膜将外延片的正面保护起来后，通过减薄机对N型SiC衬底的背面进行减薄；
[0040]S8、N型SiC衬底背面通过电子束蒸镀淀积出金属层，退火后形成欧姆接触；通过电子束蒸镀，在N型SiC衬底背面形成第一金属电极。
[0041]于本专利技术其中一实施例中，步骤S8中，通过RTA1000℃快速退火5分钟。
[0042]在正面工艺完成后，采用背面减薄技术来制作SiC JBS器件，并采用激光退火工艺
实现本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种4H
‑
SiC JBS二极管结构，其特征在于，包括：N型SiC衬底；第一金属电极，位于所述N型SiC衬底的背面；N型SiC外延层，位于所述N型SiC衬底的正面，所述N型SiC外延层上方的有源区具有沟槽；二次外延P型材料，位于所述沟槽上；SiO2隔离层，位于所述N型SiC外延层和二次外延P型材料的上方；第二金属电极，位于所述SiO2隔离层的上方。2.如权利要求1所述的4H
‑
SiC JBS二极管结构，其特征在于，所述沟槽的宽度为S，相邻沟槽间的间隔为W，W为2μm，S为2μm，或者是，W为3μm，S为1μm，或者是，W为1μm，S为3μm。3.如权利要求1所述的4H
‑
SiC JBS二极管结构，其特征在于，所述二次外延P型材料为P型Si，载流子浓度为0.8
×
10
18
cm
‑3至1.2
×
10
18
cm
‑3。4.如权利要求1所述的4H
‑
SiC JBS二极管结构，其特征在于，所述N型SiC衬底的厚度为180μm至370μm，载流子浓度为0.8
×
10
18
cm
‑3至1.2
×
10
18
cm
‑3。5.如权利要求1所述的4H
‑
SiC JBS二极管结构，其特征在于，所述N型SiC外延层的厚度为8.87μm至12.43μm，载流子浓度为7
×
10
14
cm
‑3至11
×
10
14
cm
‑3。6.如权利要求1所述的4H
‑
SiC JBS二极管结构，其特征在于，所述沟槽的深度为1μm至2μm，所述二次外延P型材料的厚度为0.5μm至1.5μm。7.一种4H
‑
SiC JBS二极管结构的制备方法，其特征在于，包括以下步骤：S1、在N型SiC衬底上生长出N型S...

【专利技术属性】
技术研发人员：李京波，王小周，韩理想，龚彬彬，杨雄，
申请(专利权)人：浙江芯科半导体有限公司，
类型：发明
国别省市：