一种肖特基势垒二极管制造技术

本实用新型专利技术公开了一种肖特基势垒二极管，通过在沟道层上设置采用渐变Al组分超晶格结构的势垒层，提升了肖特基势垒二极管的二维电子气浓度，使得肖特基势垒二极管的外延质量不因材料应力的影响而下降，有效降低了横向结构肖特基势垒二极管的漏电流，从而提升了肖特基势垒二极管的截止频率。本实用新型专利技术可广泛应用于半导体技术领域。于半导体技术领域。于半导体技术领域。

【技术实现步骤摘要】
一种肖特基势垒二极管


[0001]本技术涉及半导体
，尤其是一种肖特基势垒二极管。

技术介绍

[0002]高频肖特基势垒二极管(SBD)为实现高功率、长距离、全天候无线传能的微波整流电路中的重要组件，利用金属与半导体接触形成的金属—半导体结制成。其中，GaN材料因其宽带隙、高击穿场强、高饱和电子速度等材料特性，是实现高频大功率二极管的最佳选择。
[0003]目前高频GaN SBD的常见结构为在硅衬底上依次外延生长AlN成核层、GaN沟道层和AlGaN势垒层，随后沉积欧姆接触的阴极和肖特基接触的阳极，通过调节阳极电压控制AlGaN/GaN异质结所形成的二维电子气导通与否来控制器件的开关。然而，肖特基接触的阳极引入了较大的结电容，且欧姆接触的阴极引入了较大的串联电阻，使得GaN SBD的截止频率无法得到有效提升。

技术实现思路

[0004]为解决上述技术问题，本技术提供了一种肖特基势垒二极管。
[0005]本技术所采取的技术方案是：
[0006]一种肖特基势垒二极管，包括：
[0007]衬底；
[0008]成核层，设置在所述衬底的一侧；
[0009]沟道层，设置在所述成核层远离所述衬底的一侧；
[0010]势垒层，设置在所述沟道层远离所述成核层的一侧，所述势垒层采用渐变Al组分超晶格结构；
[0011]电极层，设置在所述势垒层远离所述沟道层的一侧，所述电极层包括肖特基接触的阳极和欧姆接触的阴极。
[0012]进一步，所述衬底包括金刚石衬底、蓝宝石衬底、GaN衬底、硅衬底和碳化硅衬底中的任意一种。
[0013]进一步，所述成核层的材料包括GaN、AlGaN、AlN、InAlGaN和InGaN中的任意一种或几种的组合。
[0014]进一步，所述成核层的厚度为15
‑
50nm。
[0015]进一步，所述沟道层为非故意掺杂的GaN层。
[0016]进一步，所述势垒层包括AlN/GaN、AlGaN/GaN和AlN/AlGaN中的任意一种。
[0017]进一步，所述势垒层的单周期厚度为3
‑
8nm，周期数为6
‑
10周期。
[0018]进一步，所述阳极包括第一Ni金属层和第一Au金属层，所述第一Ni金属层的厚度为15
‑
50nm，所述第一Au金属层的厚度为150
‑
300nm。
[0019]进一步，所述阴极包括Ti金属层、Al金属层、第二Ni金属层和第二Au金属层，所述
Ti金属层的厚度为15
‑
50nm，所述Al金属层的厚度为150
‑
300nm，所述第二Ni金属层的厚度为15
‑
50nm，所述第二Au金属层的厚度为150
‑
300nm。
[0020]本技术的有益效果是：
[0021]本技术一种肖特基势垒二极管，通过在沟道层上设置采用渐变Al组分超晶格结构的势垒层，提升了肖特基势垒二极管的二维电子气浓度，使得肖特基势垒二极管的外延质量不因材料应力的影响而下降，有效降低了横向结构肖特基势垒二极管的漏电流，从而提升了肖特基势垒二极管的截止频率。
附图说明
[0022]图1为本技术一种肖特基势垒二极管的结构示意图。
[0023]附图标记：101、衬底；102、成核层；103、沟道层；104、势垒层；105、阳极；106、阴极。
具体实施方式
[0024]下面详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。
[0025]在本技术的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0026]在本技术的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数。如果有描述到第一、第二、第三等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
[0027]本技术的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属
技术人员可以结合技术方案的具体内容合理确定上述词语在本技术中的具体含义。
[0028]参照图1，一种肖特基势垒二极管，包括：
[0029]衬底101；
[0030]成核层102，设置在衬底101的一侧；
[0031]沟道层103，设置在成核层102远离衬底101的一侧；
[0032]势垒层104，设置在沟道层103远离成核层102的一侧，势垒层104采用渐变Al组分超晶格结构；
[0033]电极层，设置在势垒层104远离沟道层103的一侧，电极层包括肖特基接触的阳极105和欧姆接触的阴极106。
[0034]其中，渐变Al组分超晶格结构的势垒层104，在提升肖特基势垒二极管二维电子气浓度的同时改善了外延质量，降低了阴极106和阳极105的漏电流，提升了肖特基势垒二极管的截止频率。
[0035]作为一种可选的实施方式，衬底101包括金刚石衬底101、蓝宝石衬底101、GaN衬底101、硅衬底101和碳化硅衬底101中的任意一种。
[0036]作为一种可选的实施方式，成核层102的材料包括GaN、AlGaN、AlN、InAlGaN和InGaN中的任意一种或几种的组合。
[0037]作为一种可选的实施方式，成核层102的厚度为15
‑
50nm。
[0038]作为一种可选的实施方式，沟道层103为非故意掺杂的GaN层。
[0039]可选地，在一些实施例中，成核层102的生长温度为450
‑
650℃，沟道层103采用金属有机化学气相沉积进行生长制备，生长温度为850
‑
1000℃。
[0040]作为一种可选的实施方式，势垒层104包括AlN/GaN、AlGaN/GaN和AlN/AlGaN中的任意一种。
[0041]可选地，在一些实施例中，势垒层104采用金属有机化学气相沉积进行生长制备，生长温度为850
‑
1000℃。
[0042]作为一种可选的实施方式，势垒层104的单周期厚度为3
‑
8nm，周期数为6
‑
10周期。
[0043]可选地，在一些实施例中，势垒层104的AlN/G本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种肖特基势垒二极管，其特征在于，包括：衬底；成核层，设置在所述衬底的一侧；沟道层，设置在所述成核层远离所述衬底的一侧；势垒层，设置在所述沟道层远离所述成核层的一侧，所述势垒层采用渐变Al组分超晶格结构；电极层，设置在所述势垒层远离所述沟道层的一侧，所述电极层包括肖特基接触的阳极和欧姆接触的阴极。2.根据权利要求1所述的一种肖特基势垒二极管，其特征在于，所述衬底包括金刚石衬底、蓝宝石衬底、GaN衬底、硅衬底和碳化硅衬底中的任意一种。3.根据权利要求1所述的一种肖特基势垒二极管，其特征在于，所述成核层的厚度为15
‑
50nm。4.根据权利要求1所述的一种肖特基势垒二极管，其特征在于，所述沟道层为非故意掺杂的GaN层。5.根据权利要求1所述的一种肖特基势垒二极管，其特征在于，所述势垒层的单周期厚度为3

【专利技术属性】
技术研发人员：李国强，
申请(专利权)人：广州市众拓光电科技有限公司，
类型：新型
国别省市：