经由非选择性电介质沉积结构的用于堆叠晶体管架构的栅极到栅极隔离制造技术

一种具有堆叠晶体管架构的集成电路结构包括第一半导体主体(例如，一个或多个纳米带的集合)以及在第一半导体主体上方的第二半导体主体(例如，一个或多个纳米带的集合)。第一半导体主体和第二半导体主体是相同的鳍状物结构的部分。第一半导体主体的上表面与第二半导体主体的下表面之间的距离为60nm或更小。第一栅极结构在第一半导体主体上，并且第二栅极结构在第二半导体主体上。包括电介质材料的隔离结构在第一栅极结构与第二栅极结构之间，并且在第一栅极结构上。另外，第二栅极结构的至少一部分在隔离结构的中心部分上，并且在隔离结构的第一端部部分与第二端部部分之间。结构的第一端部部分与第二端部部分之间。结构的第一端部部分与第二端部部分之间。

【技术实现步骤摘要】
经由非选择性电介质沉积结构的用于堆叠晶体管架构的栅极到栅极隔离


[0001]本公开内容涉及集成电路，并且更特别地，涉及堆叠晶体管。

技术介绍

[0002]集成电路继续缩小到更小的特征尺寸和更高的晶体管密度。关于增加晶体管密度的更近的发展通常被称为三维(3D)集成，其通过利用z维度(在x维度和y维度中向上而不是横向向外构建)来扩展晶体管密度。一些这样的3D集成电路是利用被称为层转移(layer transfer)的技术形成的。这种层转移可以包括例如接合和基于氢或基于氢/氦的分裂技术。通过在两个不同的晶圆(有时称为寄主晶圆(host wafer)和施主晶圆(donor wafer)或衬底)上分别形成晶体管，并且然后经由氧化物接合层将这两个晶圆接合到一起，随后进行化学机械抛光(CMP)操作以去除多余的晶圆，来形成其他3D集成电路。通过在相同鳍状物结构的上部区域和下部区域上形成晶体管来实现另外的3D集成电路。在任何这样的情况下，这样的3D集成方案提供了堆叠的晶体管架构，并且引起了许多不可忽视的问题。
附图说明
[0003]图1a示出了根本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路结构，包括：第一半导体主体；第二半导体主体，在所述第一半导体主体上方，其中，所述第一半导体主体的上表面与所述第二半导体主体的下表面之间的最长距离是50nm或更小，并且其中，所述第一半导体主体和所述第二半导体主体是相同的鳍状物结构的部分；第一栅极结构，在所述第一半导体主体上；第二栅极结构，在所述第二半导体主体上；以及隔离结构，在所述第一栅极结构与所述第二栅极结构之间，并且包括电介质材料，其中，所述隔离结构在所述第一栅极结构的顶表面上，所述隔离结构包括在第一端部部分与第二端部部分之间横向延伸的中心部分，所述第一端部部分和所述第二端部部分远离所述中心部分朝向所述第二栅极结构延伸，使得所述第二栅极结构的至少一部分在所述隔离结构的所述中心部分上并且在所述隔离结构的所述第一端部部分与所述第二端部部分之间。2.根据权利要求1所述的集成电路结构，其中，所述隔离结构的所述电介质材料包括氧、碳和氮中的一种或多种以及硅。3.根据权利要求1所述的集成电路结构，其中，所述隔离结构的所述电介质材料包括硅、氧和碳。4.根据权利要求1所述的集成电路结构，其中，所述第一栅极结构包括第一栅极电极、以及在所述第一栅极电极与所述第一半导体主体之间的第一栅极电介质，并且/或者所述第二栅极结构包括第二栅极电极、以及在所述第二栅极电极与所述第二半导体主体之间的第二栅极电介质。5.根据权利要求1所述的集成电路结构，其中，所述第一半导体主体包括第一纳米带，并且所述第一栅极结构环绕所述第一纳米带，并且其中，所述第二半导体主体包括第二纳米带，并且所述第二栅极结构环绕所述第二纳米带，并且其中，所述最长距离是从所述第一纳米带的顶表面到所述第二纳米带的底表面的距离，并且所述最长距离在15至50nm的范围内。6.根据权利要求1
‑
5中任一项所述的集成电路结构，其中，所述第一栅极结构与所述第二栅极结构之间的所述隔离结构中心部分厚度的变化小于8埃。7.根据权利要求1
‑
5中任一项所述的集成电路结构，其中，所述第一栅极结构与所述第二栅极结构之间的所述隔离结构中心部分厚度的变化小于6埃。8.根据权利要求1
‑
5中任一项所述的集成电路结构，其中，所述第一栅极结构与所述第二栅极结构之间的所述隔离结构中心部分厚度的变化小于4埃。9.根据权利要求1
‑
5中任一项所述的集成电路结构，包括：第一源极区域和第一漏极区域，所述第一源极区域和所述第一漏极区域均与所述第一半导体主体相邻；以及第二源极区域和第二漏极区域，所述第二源极区域和所述第二漏极区域均与所述第二半导体主体相邻；其中，所述第一源极区域和所述第一漏极区域包括p型掺杂剂或n型掺杂剂中的一种，并且所述第二源极区域和所述第二漏极区域包括所述p型掺杂剂或所述n型掺杂剂中的另一种。
10.根据权利要求1
‑
5中任一项所述的集成电路结构，其中，所述第一半导体主体的所述上表面与所述第二半导体主体的所述下表面之间的所述最长距离在15至40nm的范围内。11.根据权利要求1
‑
5中任一项所述的集成电路结构，其中，所述第一半导体主体的所述上表面与所述第二半导体主体的所述下表面之间的所述最长距离在15至30nm的范围内。12.根据权利要求1
‑
5中任一项所述的集成电路结构，其中，所述第一半导体主体的所述上表面与所述第二半导体主体的所述下表面之间的所述最长距离在15至20nm的范围内。13.一种处理器或存储器，包括根据权利要求1
‑
5中任一项所述的集成电路结构。14.一种集成电路结构，包括：第一纳米带，包括第一半导体材料；第二纳米带，在所述第一纳米带上方，并且包括所述第一半导体材料，其中，所述第一纳米带的顶表面与所述第二纳米带的底表面之间的距离在15至50nm的范围内，并且其中，所述第一纳米带和所述第二纳米带是相同的多层鳍状物结构的部分；第一栅极结构，围绕所述第一纳米带，所述第一栅极结构包括第一栅极电极、以及在所述第一栅极电极与所述第一纳米带之间的第一高k栅极电介质；第二栅极结构，围绕所述第二纳...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：