光罩、超结器件及其版图结构制造技术

本发明专利技术提供一种光罩、超结器件及其版图结构，版图结构包括交替排布的p型柱及n型柱，p型柱及n型柱贯穿电荷流动区、过渡区及终端区；沿第一方向上，电荷流动区的相对两侧为第一侧及第二侧，正对第一侧及第二侧的终端区为第一终端区；第一终端区还包括第一多晶硅栅，第一多晶硅栅位于相邻两个p型柱之间的n型柱上。本发明专利技术的版图结构在终端区增加多晶硅栅结构，通过调整多晶硅栅在终端区的面积，可以在较低的源漏偏压下引入更多缓变的栅漏电容，使得超结器件的栅漏电容曲线突变区变缓，进而改善超结器件的电磁干扰性能；本发明专利技术的光罩、超结器件及其版图结构制备过程简单，成本较低，适于大规模制造，有利于本发明专利技术的推广。有利于本发明专利技术的推广。有利于本发明专利技术的推广。

【技术实现步骤摘要】
光罩、超结器件及其版图结构


[0001]本专利技术涉及半导体集成电路制造领域，特别是涉及一种光罩、超结器件及其版图结构。

技术介绍

[0002]自从80年代末期超结晶体管(Super Junction MOS，SJ
‑
MOS)结构被首次提出以来，超结器件结构就以其导通电阻小、导通速度快和开关损耗低等优点而引起了业界的广泛关注，其结构也不断被优化。现有的超结晶体管结构中采用由一系列P型和N型半导体薄层交替排列组成的掺杂区代替传统的垂直双扩散金属氧化物半导体(Vertical Double
‑
diffused MOSFET，VDMOS)器件中单一轻掺杂的漂移区，以形成超结VDMOS器件，其中，源漏击穿电压(BVdss)与导通电阻(Rdson)是功率器件中两个重要的性能参数，对于这两个性能参数，普遍的设计要求是功率器件不仅要具有高的导通电阻(BVdss)，而且也要具有低的Rdson以降低功耗。在截止态时，由于P型和N型层中的耗尽区电场产生相互补偿效应，使P型和N型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降；导通时，这种高浓度的掺杂可以使其导通电阻显著下降。因为这种特殊的结构，可有效优化源漏击穿电压和导通电阻(Rdson)的折衷关系，以其导通电阻小、导通速度快和开关损耗低等优点，引起了业界的广泛关注。
[0003]伴随半导体工艺的发展，半导体器件向着小型化、低成本发展，超结器件通过缩小超结结构单元间距(Pitch Size)可使得在相同导通电阻(Rdson)的情形下，器件芯片面积更小，成本更低，但器件芯片面积的减小，使得寄生电容减小，开关速度更快，然而由于超结器件使用横向电场，在高压时，中间N区完全耗尽，存储电荷很小，输出电容(Coss)和反馈电容(Crss)都非常小，米勒电容(Cgd)随漏源电压(Vds)的变化下降非常快，在开关过程中，当米勒电容(Cgd)经过0V至50V的Vds区域时，变化剧烈，dV/dt和di/dt产生突变，N和P区耗尽层宽度减小直到消失而逐渐恢复到原来高掺杂状态，相当于存储电荷突然增加；在开关过程中，当漏极电压(Vds)比较小时，超结器件的电容产生急剧的变化，也即dV/dt和di/dt产生突变。以上皆会影响超结器件的系统电磁干扰(Electro Magnetic Interference，EMI)性能，严重时还可能导致器件失效。
[0004]鉴于以上，有必要提供一种光罩、超结器件及其版图结构，以解决现有技术中随着超结结构单元间距和导通电阻的减小，寄生电容的非线性特性剧烈，产生非常大的dv/dt和di/dt突变，形成过高的电压和电流尖峰，同时影响超结器件的系统电磁干扰的问题。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种光罩、超结器件及其版图结构，用于解决现有技术中寄生电容的非线性特性剧烈，产生非常大的dv/dt和di/dt突变，形成过高的电压和电流尖峰，同时影响超结器件的系统EMI的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种超结器件的版图结构，所述超
结器件的版图结构包括电荷流动区、过渡区及终端区，所述电荷流动区位于中间区域，所述终端区环绕于所述电荷流动区的外周，所述过渡区位于所述电荷流动区及所述终端区之间，
[0007]所述超结器件的版图结构包括交替排布的p型柱及n型柱，所述p型柱及所述n型柱贯穿所述电荷流动区、所述过渡区及所述终端区；
[0008]定义所述p型柱及所述n型柱的长度方向为第一方向，沿第一方向上，所述电荷流动区的相对两侧为第一侧及第二侧，正对所述第一侧及所述第二侧的所述终端区为第一终端区；
[0009]所述第一终端区还包括第一多晶硅栅，所述第一多晶硅栅位于相邻两个所述p型柱之间的所述n型柱上。
[0010]可选地，所述超结器件的版图结构还包括截止环，位于所述终端区边的外周，所述截止环与所述终端区的所述p型柱及所述n型的端部之间设置有不连通的间隙。
[0011]可选地，当所述第一多晶硅栅沿所述第一方向的长度大于所述第一终端区中所述p型柱及所述n型柱的长度时，所述第一多晶硅栅通过所述终端区与所述截止环之间的所述间隙连通。
[0012]可选地，定义所述p型柱及所述n型柱的宽度方向为第二方向，沿第二方向上，所述电荷流动区的相对两侧为第三侧及第四侧，正对所述第三侧及所述第四侧的所述终端区为第二终端区，所述第二终端区包括沿所述第二方向由内向外延深的第二多晶硅栅，所述第二多晶硅栅与所述第一多晶硅栅相同，所述第二多晶硅栅设置于相邻两个所述p型柱之间的所述n型柱上。
[0013]可选地，所述第一多晶硅栅与所述第二多晶硅栅通过所述终端区与所述截止环之间的所述间隙连通。
[0014]可选地，所有所述p型柱具有相同或不相同的宽度，所有所述n型柱具有相同或不相同的宽度。
[0015]可选地，所述第一多晶硅栅在所述p型柱宽度方向的宽度小于相邻两个所述p型柱之间的距离。
[0016]本专利技术还提供一种光罩，所述光罩包括：上述任意一项所述的超结器件的版图结构。
[0017]本专利技术还提供一种超结器件，所述超结器件采用上述所述的光罩制备得到。
[0018]可选地，采用上述所述的光罩制备得到所述超结器件包括所述第一多晶硅栅，所述第一多晶硅栅的横截面形状包括矩形、梯形、三角形或圆弧形。
[0019]如上所述，本专利技术提供一种光罩、超结器件及其版图结构，具有以下有益效果：
[0020]本专利技术的超结器件的版图结构，在终端区增加多晶硅栅结构，通过调整在所述终端区的所述多晶硅栅面积，可以在较低的源漏偏压下引入更多缓变的栅漏电容，使得超结器件的栅漏电容曲线突变区变缓，进而改善超结器件的电磁干扰性能；本专利技术的光罩、超结器件及其版图结构制备过程简单，成本较低，适于大规模制造，有利于本专利技术的推广。
附图说明
[0021]图1显示为现有技术中的超结器件的版图结构示意图。
[0022]图2显示为图1中的局部放大图。
[0023]图3显示为本专利技术的超结器件的版图结构示意图。
[0024]图4显示为图3中的局部放大图。
[0025]图5显示为本专利技术的超结器件的版图结构具体实施例的示意图。
[0026]图6显示为图5中的局部放大图。
[0027]图7显示为图5中的A
‑
A截面示意图。
[0028]图8显示为本专利技术的超结器件终端区、现有的超结器件及两部分叠加的Cgd仿真对比图。
[0029]元件标号说明
[0030]10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电荷流动区
[0031]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p型柱
[0032]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n型柱
[0033]20
ꢀꢀꢀꢀꢀꢀꢀ本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超结器件的版图结构，所述超结器件的版图结构包括电荷流动区、过渡区及终端区，所述电荷流动区位于中间区域，所述终端区环绕于所述电荷流动区的外周，所述过渡区位于所述电荷流动区及所述终端区之间，其特征在于：所述超结器件的版图结构包括交替排布的p型柱及n型柱，所述p型柱及所述n型柱贯穿所述电荷流动区、所述过渡区及所述终端区；定义所述p型柱及所述n型柱的长度方向为第一方向，沿第一方向上，所述电荷流动区的相对两侧为第一侧及第二侧，正对所述第一侧及所述第二侧的所述终端区为第一终端区；所述第一终端区还包括第一多晶硅栅，所述第一多晶硅栅位于相邻两个所述p型柱之间的所述n型柱上。2.根据权利要求1所述的超结器件的版图结构，其特征在于：所述超结器件的版图结构还包括截止环，位于所述终端区的外周，所述截止环与所述终端区的所述p型柱及所述n型柱的端部之间设置有不连通的间隙。3.根据权利要求2所述的超结器件的版图结构，其特征在于：当所述第一多晶硅栅沿所述第一方向的长度大于所述第一终端区中所述p型柱及所述n型柱的长度时，所述第一多晶硅栅通过所述终端区与所述截止环之间的所述间隙连通。4.根据权利要求3所述的超结器件的版图结构，其特征在于：定义所述...

【专利技术属性】
技术研发人员：柴展，栗终盛，罗杰馨，徐大朋，
申请(专利权)人：上海功成半导体科技有限公司，
类型：发明
国别省市：