绝缘栅型半导体装置制造方法及图纸

提供一种能够增大单元密度并且能够减小导通电阻的沟槽栅型的绝缘栅型半导体装置。具备：第一导电型的载体输送层(1、3)；第二导电型的注入控制区(4)，其设置于载体输送层(1、3)的上表面；第一导电型的载体供给区(5)，其设置于注入控制区(4)的上方；第二导电型的基极接触区(7)，其设置于注入控制区(4)的上方；沟槽(8a、8b)，其贯通注入控制区(4)并且到达载体输送层(1、3)；绝缘栅构造(9、10a)、(9、10b)，其设置于沟槽(8a、8b)的内侧；第二导电型的上侧埋入区(6)，其与注入控制区(4)的下表面接触；以及第二导电型的下侧埋入区(2)，其与上侧埋入区(6)的下表面及沟槽(8a、8b)的底面接触，在沟槽(8a、8b)间，下侧埋入区(2)隔着载体输送层(1、3)而相互分离。3)而相互分离。3)而相互分离。

【技术实现步骤摘要】
【国外来华专利技术】绝缘栅型半导体装置


[0001]本专利技术涉及一种沟槽栅型的绝缘栅型半导体装置。

技术介绍

[0002]以往，在功率半导体元件中，为了实现导通电阻的降低，使用沟槽栅型的MOSFET。在沟槽栅型的MOSFET中，容易对位于沟槽底部的栅极绝缘膜施加高电场，栅极绝缘膜容易被击穿。
[0003]因此，为了缓和沟槽底部的电场强度，研究了在沟槽底部设置p型埋入区、并且在相邻的沟槽的中央设置p型埋入区的构造(参照专利文献1及专利文献2)。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：国际公开第2017/064949号
[0007]专利文献2：国际公开第2016/002766号

技术实现思路

[0008]专利技术要解决的问题
[0009]然而，在专利文献1及专利文献2所记载的构造中，由于在相邻的沟槽间的中央设置有p型埋入区，因此单元(cell)密度减小并且导通电阻变大。
[0010]鉴于上述问题，本专利技术的目的在于提供一种能够增大单元密度并且能够减小导通电阻的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种绝缘栅型半导体装置，其特征在于，具备：第一导电型的载体输送层；第二导电型的注入控制区，其设置于所述载体输送层的上表面；第一导电型的载体供给区，其选择性地设置于所述注入控制区的上方；第二导电型的基极接触区，其选择性地设置于所述注入控制区的上方；沟槽，其贯通所述注入控制区并且到达所述载体输送层；绝缘栅构造，其设置于所述沟槽的内侧；第二导电型的上侧埋入区，其设置于所述载体输送层的内部，与所述注入控制区的下表面接触；以及第二导电型的下侧埋入区，其设置于所述载体输送层的内部，与所述上侧埋入区的下表面及所述沟槽的底面接触，在相邻的所述沟槽间，所述下侧埋入区隔着所述载体输送层而相互分离。2.根据权利要求1所述的绝缘栅型半导体装置，其特征在于，所述下侧埋入区在相互分离且相向的端部处具有所述下侧埋入区的侧面与下表面所成的角部。3.根据权利要求1或2所述的绝缘栅型半导体装置，其特征在于，所述基极接触区设置于相邻的所述沟槽间的中央。4.根据权利要求1～3中的任一项所述的绝缘栅型半导体装置，其特征在于，所述基极接触区的两侧的侧面与相邻的所述沟槽分离。5.根据权利要求1～4中的任一项所述的绝缘栅型半导体装置，其特征在于，所述上侧埋入区的两侧的侧面分别与相邻的所述沟槽分离。6.根据权利要求1～5中的任一项所述的绝缘栅型半导体装置，其特征在于，所述上侧埋入区的宽度比所述基极接触区的宽度窄。7.根据权利要求1～6中的任一项所述的绝缘栅型半导体装置，其特征在于，所述上侧埋入区的宽度比所述下侧埋入区相互分离的间隔宽。8.根据权利要求1～7中的任一项所述的绝缘栅型半导体装置，其特征在于，所述基极接触区、所述注入控制区、所述上侧埋入区以及所述下侧埋入区具有在所述沟槽的深度方向上以直线状重叠的部分。9.根据权利要求1～8中的任一项所述的绝缘栅型半导体装置，其特征在于，所述载体输送层具有：第一导电型的漂移层；以及设置于所述漂移层上的第一导电型的电流扩散层。10.根据权利要求1～9中的任一项所述的绝缘栅型半导体装置，其特征在于，在平面图案上，相邻的所述沟槽相互平行地延伸，所述下侧埋入区具备：条状部，其与所述沟槽平行地延伸；...

【专利技术属性】
技术研发人员：成田舜基，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：