【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
[0003]随着半导体技术工艺节点的演进，器件密度的上升带来了诸多问题，其中之一就是金属栅极(metal gate，MG)和接触孔(Contact)之间迅速增加的寄生电容。过大的寄生电容会显著影响器件的动态性能。目前通常使用低介电常数的介质层，如氧化硅或者氮化硅来作为金属栅极和接触孔之间的侧墙，用于消除这种影响。
[0004]然而，半导体器件寄生电容过大的问题仍然需要改善。
技术实现思路
[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以改善半导体器件寄生电容过大的问题。
[0006]为解决上述技术问题，本专利技...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括基底、位于基底上的鳍部和隔离结构，所述隔离结构还位于所述鳍部侧壁，且所述隔离结构顶部表面低于所述鳍部顶部表面；位于所述衬底上的第一介电层和位于所述第一介电层内的栅极结构，所述栅极结构横跨所述鳍部，且位于部分所述鳍部侧壁和顶部表面，所述栅极结构包括栅极层、位于所述栅极层底部的栅介质层，位于所述栅极层侧壁具有空气侧墙和第二侧墙，所述空气侧墙位于所述栅极层和所述第二侧墙之间，且暴露出所述栅极层侧壁和所述第二侧墙；位于所述栅极结构两侧的鳍部内的源漏层；位于所述第一介电层内的第一导电结构，所述第一导电结构位于所述源漏层表面；位于所述第一介电层和所述栅极结构表面的第二介电层，所述第二介电层位于所述空气侧墙顶部，且所述空气侧墙还位于所述第一导电结构和所述栅极层之间。2.如权利要求1所述的半导体结构，其特征在于，所述栅介质层还包括位于所述栅极层侧壁的部分初始栅介质层。3.如权利要求1所述的半导体结构，其特征在于，还包括位于所述第一导电结构表面的第二导电结构和位于所述栅极层表面的第三导电结构，所述空气侧墙还位于所述第二导电结构和所述第三导电结构之间。4.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括基底、位于所述基底上的鳍部和隔离结构，所述隔离结构还位于所述鳍部侧壁，且所述隔离结构顶部表面低于所述鳍部顶部表面；在所述衬底上形成第一介电层和位于所述第一介电层内的初始栅极结构，所述初始栅极结构横跨所述鳍部，且位于部分所述鳍部侧壁和顶部表面，所述初始栅极结构包括栅极层、位于所述栅极层侧壁表面和底部的初始栅介质层，位于所述初始栅极结构侧壁和所述第一介电层之间还具有第一侧墙和第二侧墙，所述第一侧墙位于所述初始栅介质层侧壁和所述第二侧墙之间；在所述第一介电层内形成第一导电结构，所述第一导电结构位于所述栅极结构两侧的所述衬底表面；刻蚀所述初始栅介质层和所述第一侧墙，在第一导电结构和栅极层之间形成第一凹槽，所述第一凹槽暴露出所述栅极层侧壁，以所述栅极层底部的初始栅介质层形成栅介质层，以所述初始栅极结构形成栅极结构；在所述第一介电层和所述栅极结构表面形成第二介电层，所述第二介电层封闭所述第一凹槽顶部，在所述第一导电结构和所述栅极层之间形成空气侧墙。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述栅介质层还包括位于所述栅极层侧壁的部分初始栅介质层。6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一凹槽的形成方法包括：刻蚀所述第一侧墙至目标深度，保留的第一侧墙形成保护层；形成所述保护层后，刻蚀所述初始栅介质层。7.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一导电结构位于所述栅极结构两侧的衬底内的源漏层表面；所述第一导电结构、所述初始栅极结构和所述源漏层的形成方法包括：形成所述第一介电层前，在部分所述衬底上形成伪栅极结构、位于所
述伪...
【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。