一种垂直增强型FinFET器件及其制备方法技术

本发明专利技术公开一种垂直增强型FinFET器件及其制备方法，所述器件包括从下至上依次层叠设置的漏极、Ga2O3衬底、具有凸起的鳍部的Ga2O3漂移层，所述器件还包括：依次层叠设置在Ga2O3漂移层凸起的鳍部上的Ga2O3高阻层、Ga2O3高导层、源极；Ga2O3高阻层中掺杂有受主离子；设置在Ga2O3漂移层凸起的鳍部侧壁及Ga2O3漂移层表面上的绝缘栅介质层；以及，设置在绝缘栅介质层上的栅极。本发明专利技术在FinFET器件的鳍型电子沟道中形成掺杂有受主离子的Ga2O3高阻层，实现电子耗尽，然后利用栅压促进电子在绝缘栅介质附近形成电子积累层，从而实现垂直增强型FinFET器件。器件。器件。

【技术实现步骤摘要】
一种垂直增强型FinFET器件及其制备方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种垂直增强型FinFET器件及其制备方法。

技术介绍

[0002]近年来，Ga2O3已被确定为功率器件应用中最重要的半导体之一，其最稳定的晶体结构单斜β
‑
Ga2O3具有高达4.9eV的超宽禁带宽度，高达8MV/cm的超高击穿电场和高达250cm2/V
·
s的电子迁移率，使高电压、高电流和稳定装置即使在严酷的环境下也能稳定操作。除此之外，Ga2O3另一个巨大优势是目前大部分研究和应用所使用的衬底都是通过熔体生长的方法获得的大面积低位错密度(～102cm
‑2)的大块Ga2O3衬底。通过衬底获得的高质量、高迁移率和n型掺杂可控的外延层为功率器件的开发奠定了基础。
[0003]目前，对于功率开关器件中的场效应晶体管(Field effect transistor，FETs)和肖特基二极管(Schottky barrier diode，SBDs)来说，过去几年里关于Ga2O3基的横向水平型器件和纵向垂直型器件都报导出极佳的性能参数。但从充分发挥Ga2O3材料两大优势方面来说，垂直型器件有更佳的电场分布，同时利用高掺杂的低阻Ga2O3自支撑衬底，能够实现极高的击穿电压和低导通电阻。在场效应晶体管中，与平面栅场效应晶体管相比，鳍型栅场效应晶体管(FinFET)具有更高的电子迁移率、更强的栅控能力和更小的泄漏电流。现有的Ga2O3基FinFET器件的工艺都很类似，基本上都是先在Ga2O3漂移层上通过外延或者离子注入的方式得到一层高掺的Ga2O3薄膜，然后利用ICP刻蚀，在Ga2O3漂移层上刻蚀出鳍型结构，最后再沉积栅极金属和源漏极金属，制备出具有鳍型栅结构的垂直型Ga2O3基FinFET器件。但是，与许多其他宽带隙半导体相似，由于缺乏高导电性的p型Ga2O3，Ga2O3基功率器件只能进行单极导电，无法制备出垂直增强型的FinFET器件。
[0004]因此，现有技术还有待于改进和发展。

技术实现思路

[0005]鉴于上述现有技术的不足，本专利技术的目的在于提供一种垂直增强型FinFET器件及其制备方法，旨在解决现有技术无法制备出垂直增强型的FinFET器件的问题。
[0006]本专利技术的技术方案如下：
[0007]本专利技术的第一方面，提供一种垂直增强型FinFET器件，其中，包括从下至上依次层叠设置的漏极、Ga2O3衬底、Ga2O3漂移层，所述Ga2O3漂移层具有凸起的鳍部；
[0008]所述垂直增强型FinFET器件还包括：
[0009]依次层叠设置在所述Ga2O3漂移层凸起的鳍部上的Ga2O3高阻层、Ga2O3高导层、源极；所述Ga2O3高阻层中掺杂有受主离子；
[0010]设置在所述Ga2O3漂移层凸起的鳍部侧壁及所述Ga2O3漂移层表面上的绝缘栅介质层；以及，
[0011]设置在所述绝缘栅介质层上的栅极。
[0012]可选地，所述漏极的材料选自钛、金、铝、镍、铂、铱、钼、钽、铌、钴、锆、钨中的一种或多种；所述源极的材料选自钛、金、铝、镍、铂、铱、钼、钽、铌、钴、锆、钨中的一种或多种；所述栅极的材料选自镍、金、钛、铝、铂、铱、钼、钽、铌、钴、锆、钨中的一种或多种。
[0013]可选地，所述受主离子选自N离子、Mg离子中的至少一种。
[0014]可选地，所述Ga2O3高导层中掺杂有施主离子。
[0015]可选地，所述施主离子选自Si离子、Sn离子、Ge离子、V离子、Nb离子、Ta离子中的至少一种。
[0016]可选地，所述Ga2O3高导层中的电子浓度为1
×
10
19
～5
×
10
19
cm
‑3。
[0017]可选地，在竖直方向上，所述鳍部的高度为500～1000nm，所述鳍部的宽度为600～1000nm；
[0018]在竖直方向上，所述绝缘栅介质层在所述鳍部侧壁上的高度大于所述鳍部的高度，小于所述鳍部与所述Ga2O3高阻层高度之和。
[0019]本专利技术的第二方面，提供一种本专利技术如上所述的垂直增强型FinFET器件的制备方法，其中，包括步骤：
[0020]提供Ga2O3衬底；
[0021]在所述Ga2O3衬底上形成Ga2O3漂移层，所述Ga2O3漂移层具有凸起的鳍部；在所述Ga2O3漂移层凸起的鳍部上依次形成Ga2O3高阻层、Ga2O3高导层；所述Ga2O3高阻层中掺杂有受主离子；
[0022]在所述Ga2O3高导层上形成源极；在所述Ga2O3衬底背离所述Ga2O3漂移层一侧的表面上形成漏极；
[0023]在所述Ga2O3漂移层凸起的鳍部侧壁及所述Ga2O3漂移层表面上形成绝缘栅介质层；
[0024]在所述绝缘栅介质层上形成栅极。
[0025]可选地，通过离子注入法，在所述Ga2O3漂移层凸起的鳍部上形成Ga2O3高阻层；
[0026]通过离子注入法或外延法，在所述Ga2O3高阻层上形成Ga2O3高导层。
[0027]可选地，在所述Ga2O3高导层上沉积第一金属材料，形成源极；
[0028]在所述Ga2O3衬底背离所述Ga2O3漂移层一侧的表面上沉积第二金属材料，形成漏极；
[0029]在所述Ga2O3漂移层凸起的鳍部侧壁及所述Ga2O3漂移层表面上沉积绝缘材料，形成绝缘栅介质层；
[0030]在所述绝缘栅介质层上沉积第三金属材料，形成栅极。
[0031]有益效果：本专利技术在FinFET器件的鳍型电子沟道中形成掺杂有受主离子的Ga2O3高阻层，实现电子耗尽，然后利用栅压促进电子在绝缘栅介质附近形成电子积累层，从而实现垂直增强型FinFET器件，即本专利技术不需要使用p型材料就能实现增强型，避免了对p型Ga2O3的过度依赖，对提升Ga2O3基功率器件的性能和可靠性具有重要的意义。
附图说明
[0032]图1为本专利技术实施例中垂直增强型FinFET器件的结构示意图。
[0033]图2为本专利技术实施例中垂直增强型FinFET器件的制备流程示意图，其中，(a)为在
Ga2O3衬底上形成Ga2O3薄膜的示意图；(b)为在Ga2O3薄膜的上层部分注入受主离子形成Ga2O3高阻膜的示意图；(c)为在Ga2O3高阻膜的上层部分注入施主离子形成Ga2O3高导膜的示意图；(d)为在Ga2O3高导膜表面的两侧垂直向下对称刻蚀出L型凹槽的示意图；(e)为Ga2O3高导层上形成源极；在Ga2O3衬底背离Ga2O3漂移层一侧的表面上形成漏极的示意图；(f)为退火的步骤；(g)为通过ALD方法在步骤S3中得到的器件的上表面沉积Al2O3的示意图；(h)在Al2O3层上沉积第三金属的示意图；(i)为在源极区域上方开孔漏出源极的示意图。
具体实施方式
[0034]本专利技术提供一种垂直增强型FinFET器件及其制备本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直增强型FinFET器件，其特征在于，包括从下至上依次层叠设置的漏极、Ga2O3衬底、Ga2O3漂移层，所述Ga2O3漂移层具有凸起的鳍部；所述垂直增强型FinFET器件还包括：依次层叠设置在所述Ga2O3漂移层凸起的鳍部上的Ga2O3高阻层、Ga2O3高导层、源极；所述Ga2O3高阻层中掺杂有受主离子；设置在所述Ga2O3漂移层凸起的鳍部侧壁及所述Ga2O3漂移层表面上的绝缘栅介质层；以及，设置在所述绝缘栅介质层上的栅极。2.根据权利要求1所述的垂直增强型FinFET器件，其特征在于，所述漏极的材料选自钛、金、铝、镍、铂、铱、钼、钽、铌、钴、锆、钨中的一种或多种；所述源极的材料选自钛、金、铝、镍、铂、铱、钼、钽、铌、钴、锆、钨中的一种或多种；所述栅极的材料选自镍、金、钛、铝、铂、铱、钼、钽、铌、钴、锆、钨中的一种或多种。3.根据权利要求1所述的垂直增强型FinFET器件，其特征在于，所述受主离子选自N离子、Mg离子中的至少一种。4.根据权利要求1所述的垂直增强型FinFET器件，其特征在于，所述Ga2O3高导层中掺杂有施主离子。5.根据权利要求4所述的垂直增强型FinFET器件，其特征在于，所述施主离子选自Si离子、Sn离子、Ge离子、V离子、Nb离子、Ta离子中的至少一种。6.根据权利要求1所述的垂直增强型FinFET器件，其特征在于，所述Ga2O3高导层中的电子浓度为2
×
10
19
～2
×
10
20
cm
‑3。7.根据权利要求1所述的垂直...

【专利技术属性】
技术研发人员：齐红基，陈端阳，包森川，张龙，
申请(专利权)人：杭州富加镓业科技有限公司，
类型：发明
国别省市：