一种单片ＭＯＳ栅控驱动器芯片，用于驱动气体放电灯镇流电路中的高侧和低侧功率ＭＯＳ场效应晶体管。该芯片包括一定时电路用于以该灯镇流器谐振的自然频率下产生一方波输出。在该芯片上设有死区定时电路，以防止同时导通高侧和低侧ＭＯＳＦＥＴｓ。该芯片可装入一八引线的ＤＩＰ组件中。（*该技术在2015年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及用于MOS选通装置的栅控驱动电路，更具体地涉及，特别是用于灯镇流电路中的那些MOS选通电路装置的单片栅控驱动电路。气体放电电路用的电子镇流器由于可用功率MOSFET开关装置去替代先前所用功率双极型晶体管装置现正得到广泛应用。对于由LC串联谐振电路构成的气体放电管电路，其中一个或多个灯连接在L-C电路的电抗之一两端，大部分电子镇流器采用以推挽(半桥)布局技术的两个功率MOSFET开关。于是通过来自一个电流互感器的二次绕组的输入信号交替导通驱动功率MOSFET开关，而互感器的一次绕组传送灯电路的电流。该一次绕组电流以谐振电路的谐振频率交变。这类先有电路有大量缺陷。例如，这类电路;1.不是自行起动的而是需要一DIAC型装置以脉冲起动该电路投入运行。2.它们有不良的开关时间3.由于特殊需要一环形电流互感器，它们过度化费劳力。4.这些电路不适于减光。5.这些电路不适于批量生产制造。本专利技术提供一种新颖的单片MOS栅控驱动器，该驱动器根据逻辑电平，接地基准输入得以驱动低侧和高侧功率MOSFETS或IGBTs(或任何其他MOS选通型装置)。这种电路尤其适用于良好地驱动气体放电灯的镇流电路。更确切地说，本专利技术的MOS栅控驱动器可用于驱动灯镇流电路或，更概括地说，驱动任何所需MOS选通电路，并提供以下诸特点1.它为诸如功率MOSFETs或IGBTs，一个称为“低侧开关”，另一称为“高侧开关”的两个MOS选通功率半导体提供栅控驱动电压信号。该两功率开关通常以推挽式或半桥电路形式连接。2.它提供用高达600伏左右的偏置电压的电平移动电路以经一硅芯片的隔离部分转移以地(衬底)为基准的信号，以利于高侧开关的驱动功能。3.包括若干比较器以地(衬底)为基准的逻辑电路，一个电压调整器以在驱动器供有非稳定d-c供电时控制输出信号的幅度，为避免MOS功率开关，低侧和高侧的临界工作的欠压锁定电路，防止“投射通过(shoot through)”电流流入MOS功率开关的一个死区延迟电路，以及一个允许高侧和低侧驱动输出以50%时间为基础交替的逻辑功能。4.提供一辅助逻辑输出以使驱动器能以分别由外部电阻和电容RT和CT确定的频率自振荡，此处振荡频率fo由下列关系设定f0=11.4RT× Ct]]>5.能将该单片芯片封装在一传统8插脚DIP或SMD组件中。附图说明图1表示采用电流互感器驱动的一个先有技术电子镇流器;图2表示采用本专利技术单片电路，供气体放电灯使用的简要的电子镇流器;图3表示利用本专利技术单片MOS栅控驱动器的一个“双40”荧光灯镇流器的电路原理图;图4表示使用本专利技术新颖MOS栅控驱动器的一个高压钠灯镇流器的电路原理图;图5是图2，3，和4中所示新颖单片栅控驱动器的方块图。首先参见图1，图中示出一个用电流互感器驱动的先有技术镇流器。该电路运用以“推挽输出式”，半桥电路方式连接并由接线端22和23处的d-c电源驱动的功率MOSFETs20和21。该输出电路包括任何所需类型的气体放电管24，该放电管被连接到由电感25和电容26-27构成的串联L-C电路。一个电流互感器28有与管24串联的一次绕组29和分别接到MOSFET20和21的栅极的二次绕组30和31。一个二端交流开关32为提供一起动脉冲使电路开始振荡而连接电阻33和电容34的结点与MOSFET21的栅极。一旦起动，该电路将在电感25和电容26的谐振频率下工作。更确切地说，MOSFET21导通之后便保持振荡，同时一个高频(30至80KHz)激励该L-C电路。电容27两端的正弦电压由于电路Q谐振而被放大并产生足以触发灯24放电的幅度。图1的电路是从用双极型晶体管的已知镇流器结构的一种留用电路，并不很适用于功率MOSFETs，因其波形很差。本专利技术的新颖单片芯片使得镇流电路的驱动能为自起动，有改进的开关时间，可适于调光，并避免了诸如图1电流互感器28之类耗费劳力的电感元件。图2表示在一气体放电灯的镇流电路中的本专利技术新颖单片MOS栅控驱动器40。更确切地说，图2电路有一个与如图1中串联L-C电路25，26，27相关联的气体放电灯24。两个功率MOSFETs20和21也象图1那样连到dc电源端22和23、功率MOSFETs20和21可为任何有MOS栅的功率器件，例如，IGBT或MOS栅控阃流管。图2的芯片40将驱动信号供给MOSFETs20和21，避免了图1先有技术电路的种种缺陷。更确切地说，芯片40可装入一个8插脚DIP或表面安装组件内，并有下列管脚引出线H0-至高侧MOSFET 20的栅极的输出引线;Vs-至推挽或半桥连接的MOSFET20和21的中心抽头的引线。L0-至低侧MOSFET21的栅极的输出引线G-连到d-c源之负端23的引线CT-连到定时电容CT和定时电阻RT之间结点的单一输入控制引线。电容CT的另一侧连到电感25。至单引线CT的控制信号控制输出H0和L0两者。RT-连到定时电阻RT另一端的引线Vcc-接收来自电阻41与电容42之结点的芯片操作电压的插脚VB-连到二极管43和电容44之结点的引线，充当为操作高侧开关而供电的“自举”电路。图2中还设有与灯电路串联的两个背-对-背二极管50和51。这些二极管50和51构成灯24的零交叉检测器。使用时，在管24起弧前，该谐振电路包括电感24和两电容26和27。电容27的电容量低于电容26的容量，以使其在比电容26电压的较高a-c电压下工作。电容27上的电压触发灯24起弧。灯24起弧后，电容27由于灯压降而被有效短路和现灯谐振电路的频率取决于电感25和电容26。这造成在正常使用期间，谐振频率移至较低，通过a-c电流在二极管50和51处的零交叉而同步，并用由此得到的电压控制芯片40内的振荡器。正如将要说明的，该电路的振荡频率通过附加了电阻R和电容CT而得到同步。芯片40提供高达或高于600伏dc的偏压性能并具有功能类似于众所周知的CMOS555定时器等的“前端”性能。芯片40还有内部电路，为驱动开关20和21在交替的高侧和低侧输出之间提供标称1微秒死区时间。正如后面要说明的，芯片40将由端子22上的整流a-c电压供电，并因此为最小静态电流而设计，并有一15伏区间的并联调整器。因此，可用一个1/2瓦，降压电阻41。除了静态电流以外，d-c供电电流还有为实际应用电路的函数的另两个分量。1)由于对电源开关的输入电容进行充电引起的电流2)由于对选通驱动器芯片的结点隔离电容进行充电和放电所引起的电流。电流的两分量均与电荷相关，所以遵循如下规则Q＝CV所以由此可见，为对电源开关输入电容进行充电和放电，所需电荷是栅极驱动电压与实际输入电容的乘积，而所需输入功率正比于电荷与频率和电压平方之积功率＝ (CV2)/2 ×f当设计一实际镇流电路时，则因为以上关系式，则应遵守以下几点1)选择与最小电感尺寸一致的最低工作频率。2)选择与低的传导损耗相一致的电源开关的最小芯片尺寸。(这降低了电荷要求)3)使用可能最低的d-c电压。简言之，图2的电路，当由芯片40驱动时，提供了具有对该电路中的MOS选通装置的死区时间控制和电平移动的自振荡方波发生器。不象先有技术的电流互感器驱动器，该新颖系统提供了清洁“课本”波形(clean“text本文档来自技高网...
【技术保护点】
一种形成在硅基片上的集成电路，用于驱动第一和第二ＭＯＳ选通电源装置，这些装置被连接在一半桥电路中，该半桥电路有第一和第二ｄ－ｃ端和一个在所述第一与第二ＭＯＳ选通电源装置之间结点处的公共端；所述集成电路包括定时电路装置，该定时装置有一可连到以所述基片电位为基准的低逻辑电平信号的输入控制端Ｃ↓［Ｔ］；耦合到所述定时电路装置的闭锁电路装置用于控制将所述第一和第二ＭＯＳ装置转换开和关的频率并有响应加到所述输入控制端的预定信号而被转换的输出；各耦合到所述闭锁电路装置的高侧死区时间延迟电路和低侧死区时间延迟电路，用以在跟随所述闭锁电路装置输出转换后的一预定延迟时间内延迟传送一锁定输出信号；一个高侧电平移动装置和一高侧驱动电路装置与一低侧驱动电路装置；所述高侧驱动电路装置和所述低侧驱动装置分别耦合到所述高侧死区延时电路和所述低侧死区延时电路并分别具有高侧和低侧输出引线，这些引线产生响应所述输入控制端Ｃ↓［Ｔ］的控制信号导通和关断所述第一和第二ＭＯＳ选通电源装置的输出；所述死区延时电路为防止同时导通所述第一和第二ＭＯＳ选通电源装置。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：PN伍德，
申请(专利权)人：国际整流器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。