一种晶圆级封装结构制造技术

本实用新型专利技术涉及一种晶圆级封装结构，包括切割道，在划片工序切除切割道将所述晶圆级封装结构分割为多个独立的芯片，在划片工序之前，切割道的第一层膜和第二层膜上分别设有开槽。上述结构通过设置开槽将整个膜分割成单个小的区域，固化时应力减小，降低膜固化的内应力来减少二层膜固化的形变。力来减少二层膜固化的形变。力来减少二层膜固化的形变。

【技术实现步骤摘要】
一种晶圆级封装结构


[0001]本技术涉及电子器件封装领域，尤其涉及一种晶圆级封装结构。

技术介绍

[0002]晶圆级封装(Wafer Level Package,WLP)是一种经过改进和提高的CSP(芯片级封装)封装，采用传统的IC工艺一次性完成所有的工序步骤，包括装片、电连接、封装、测试、老化，所有的封装过程均集中在晶圆加工过程中完成，之后再经过划片切割成独立的成品；然后利用该芯片上的焊球阵列，贴装到PCB板上实现最终应用。WLP的封装面积和芯片的面积比例为1：1，WLP以BGA技术为基础，具有许多独特的优点：
[0003](1)封装加工效率高，它以晶圆形式实现批量的加工制造，省掉了传统的封装制程，可大大降低生产成本；
[0004](2)具有CSP封装的有点，轻、薄、短、小，更方便于系统集成；
[0005](3)晶圆级封装的芯片设计和封装设计可以统一进行，提高设计的效率减少设计开发费用；
[0006]晶圆级封装有几种封装方式：
[0007](1)采用干膜搭建互联，采用光刻、显影、电镀、植球方式实现I/O互联；
[0008](2)采用封装盖板，激光或干刻开孔方式、电镀、植球方式实现I/O互联；
[0009](3)采用胶+改版的混合工艺实现I/O互联。
[0010]对于上述第(1)种方式，WLP封装工艺采用干膜光刻的方法来实现空腔搭建和通孔连线，其采用干膜搭建互联的工序如图1所示，先在晶圆衬底上贴第一层膜，该第一层膜覆盖晶圆衬底上的电镀互连线，对第一层膜进行光刻显影处理，然后在其上贴第二层膜，对第二层膜进行光刻显影处理，之后执行电镀植球工序，最后进行划片切割处理。在切割时，通常在电镀互连线处进行切割，将该区域全部切割掉，使晶圆分割为多个相互独立的芯片。
[0011]但是上述采用干膜光刻的方法存在以下问题，由于干膜和基片材料的CTE不同，在干膜固化后基片的形变加大导致后续工艺无法开展。如图1中所示，在贴第一层膜和第二层膜后，由于上述电镀互连线附近区域有连续的双层膜存在，该区域的应力大，导致整个晶圆弯曲，后续的电镀和植球划片工序无法正常进行。

技术实现思路

[0012]为了解决上述问题，本技术的目的在于提供一种能够降低干膜固化后形变的晶圆级封装结构。
[0013]为了实现上述的目的，本技术采用了以下的技术方案：
[0014]一种晶圆级封装结构，包括切割道，在划片工序切除切割道将所述晶圆级封装结构分割为多个独立的芯片，在划片工序之前，切割道的第一层膜和第二层膜上分别设有开槽。
[0015]作为优选，切割道的第一层膜上的开槽位于该区域的电镀互连线的两侧。
[0016]作为优选，所述第一层膜的开槽为全槽，所述第二层膜的开槽为全槽或半槽。
[0017]作为优选，通过光刻板配合光刻显影开全槽。
[0018]作为优选，通过减少曝光量，以不完全曝光方式开半槽；或者通过控制开槽的宽度低于第二层膜的最低解析度实现半开槽。
[0019]本技术采用上述技术方案，通过设置开槽将整个膜分割成单个小的区域，固化时应力减小，降低膜固化的内应力来减少二层膜固化的形变。
附图说明
[0020]图1为现有技术中采用干膜搭建互联的工序；
[0021]图2本实施例1的结构示意图；
[0022]图3为实施例2的结构示意图。
[0023]附图标记：
[0024]晶圆衬底1，电镀互连线11，第一层膜2，光刻显影处理后的第一层膜21，第一层膜的开槽22，第二层膜3，光刻显影处理后的第二层膜31，第二层膜上的开槽32，植球4，芯片5。
具体实施方式
[0025]下面详细描述本技术的实施例。
[0026]本技术公开了一种晶圆级封装结构，包括切割道，在划片工序切除切割道将所述晶圆级封装结构分割为多个独立的芯片5，在划片工序之前，切割道的第一层膜2和第二层膜3上分别设有开槽。
[0027]本实施例中的切割道指的是在划片工序需要切除的区域，在划片工序切除切割道将所述晶圆级封装结构分割为多个独立的芯片。
[0028]由于切割道是最终需要切除的部位，在切割之前在该区域的第一层膜2和第二层膜3上设置开槽将该区域的膜分割成单个小的区域，干膜固化时的应力减小，能够降低干膜固化的内应力来减少二层膜固化的形变，使后续的电镀植球工序和划片工序能够正常进行。
[0029]实施例1：
[0030]图2中A、B指示第一层膜光刻显影后对应的切割道区域；C、D指示第二层膜光刻显影后对应的切割道区域。如图2所示，一种晶圆级封装结构，包括晶圆衬底1，晶圆衬底1上依次设置有第一层膜2和第二层膜3，所述第一层膜2和第二层膜3为感光性干膜材料。在晶圆衬底上1贴第一层膜2后，对其进行光刻显影处理得到处理后的第一层膜21，并在贴第一层膜后对应于切割道的区域进行开槽处理，作为优选，所述第一层膜的开槽22为全槽，切割道的第一层膜上的开槽22位于该区域的电镀互连线11的两侧，这样设置能使第一层膜2将电镀互联线11保护起来，避免对晶圆级封装结构的后续测试结构造成影响。第一层膜2位于下层，对其进行开全槽处理，能更好的减小开槽时的内应力。于实施例中，可以通过光刻板的设计配合光刻显影进行全开槽处理，例如设计对应开槽位置的光刻板，按光刻板进行光刻显影处理开全槽。在第一层膜2固化后贴第二层膜3，对其进行光刻显影处理得到处理后的第二层膜31。该实施例中，第二层膜的开槽32为全槽，对其开全槽的处理方式与对第一层膜开槽的处理方式一致。需要说明的是，为了在第一层膜和第二层膜上进行光刻显影处理，优
选第一层膜2和第二层膜3的干膜材料为感光材料。
[0031]通过在上述切割道设置开槽，能减小该区域的内应力，进而减少二层膜固化的形变，使后续电镀植球工序和划片工序能顺利进行。
[0032]实施例2：
[0033]如图3所示，该实施例与实施例1的区别在于，在第二层膜的开槽32为半槽。于实施例中，可以通过减少曝光量，以不完全曝光方式开半槽；或者通过控制开槽的宽度低于第二层膜的最低解析度实现半开槽。
[0034]尽管上面已经示出和描述了本技术的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本技术的限制，本领域的普通技术人员在不脱离本技术的原理和宗旨的情况下在本技术的范围内可以对上述实施例进行变化、修改、替换和变型。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级封装结构，包括切割道，在划片工序切除切割道将所述晶圆级封装结构分割为多个独立的芯片，其特征在于，在划片工序之前，切割道的第一层膜和第二层膜上分别设有开槽。2.根据权利要求1所述的晶圆级封装结构，其特征在于，切割道的第一层膜上的开槽位于该区域的电镀互连线的两侧。3.根据权利要求1所述的晶圆级封装结构，...

【专利技术属性】
技术研发人员：胡建学，朱岳洲，姚怡鑫，陈宁，卢明达，
申请(专利权)人：中电科技德清华莹电子有限公司，
类型：新型
国别省市：