一种三维堆叠存储器及其数据处理方法技术

本发明专利技术提供一种三维堆叠存储器，包括：第一芯片；第二芯片，所述第二芯片沿竖直方向全部或部分堆叠在所述第一芯片上；信号输入端口，位于所述第二芯片远离所述第一芯片的一侧；第一硅通孔，所述第一硅通孔贯穿所述第二芯片，所述信号输入端口和所述第一芯片通过所述第一硅通孔通信；其中，多个所述信号输入端口通过共接节点与所述第一硅通孔连接，所述第一硅通孔的数量小于所述信号输入端口的数量。第一芯片和第二芯片通过较少的硅通孔实现通信，可以减少硅通孔的失效率，减少芯片的面积，提高信号传输可靠性。本发明专利技术还提供了一种三维堆叠存储器的数据处理方法，可应用较少个数的硅通孔，提高信号传输的可靠性。提高信号传输的可靠性。提高信号传输的可靠性。

【技术实现步骤摘要】
一种三维堆叠存储器及其数据处理方法


[0001]本专利技术属于集成电路
，尤其涉及一种三维堆叠存储器及其数据处理方法。

技术介绍

[0002]三维（3D）堆叠技术是将多个存储芯片在竖直方向上进行堆叠，并通过硅通孔（TSV）垂直互连技术将每层芯片的信号端口连接到一起，实现更高的带宽和集成度。
[0003]硅通孔（TSV）由上至下进行互连，因此所需的TSV个数等于信号端口的个数随着信号端口的增加，TSV的数量也需增加。然而，TSV的工艺难度高且成本管控要求高。一方面随着所需TSV个数的增加，芯片的面积也将增加，受限于芯片面积利用率的要求，TSV的个数不能无限增加；另一方面随着TSV个数的增加，TSV失效概率也大大增加，芯片不能正常工作的风险居高不下。
[0004]因此，亟需设计一种三维堆叠存储器及相应的数据处理方法，优化三维堆叠存储器的结构，以减少TSV通孔个数，进一步提高三维堆叠存储器的信号传输的可靠性。

技术实现思路

[0005]本专利技术是为解决上述现有技术的全部或部分问题，本专利技术一方面提供了一种三维堆叠存储器的结构，以提高集成度和信号传输的可靠性；本专利技术另一方面提供了一种三维堆叠存储器的数据处理方法。
[0006]本专利技术提供的一种三维堆叠存储器，包括：第一芯片；第二芯片，所述第二芯片沿竖直方向全部或部分堆叠在所述第一芯片上；信号输入端口，位于所述第二芯片远离所述第一芯片的一面；第一硅通孔，所述第一硅通孔贯穿所述第二芯片，所述信号输入端口和所述第一芯片通过所述第一硅通孔通信；其中，多个所述信号输入端口通过共接节点与所述第一硅通孔连接，所述第一硅通孔的数量小于所述信号输入端口的数量。如此，第一芯片和第二芯片通过较少的硅通孔实现通信，可以减少硅通孔的失效率，减少芯片的面积，提高信号传输可靠性。
[0007]所述存储器还包括：多个触发器，所述触发器位于所述第一芯片内，所述触发器的数据输入端与所述第一硅通孔连接，多个所述触发器通过共接节点与所述第一硅通孔连接，所述触发器的数量等于所述信号输入端口的数量。如此，使得从信号输入端口并行输入的第一数据信号最终通过相等数量的触发器并行输出。
[0008]所述存储器还包括：振荡器（oscillator，OSC），所述振荡器用于生成第一时钟信号和第二时钟信号，所述第一时钟信号和所述第二时钟信号的相位差为+270度或
‑
90度；第一计数器，所述第一时钟信号通过所述第一计数器与每一所述信号输入端口连接；第二计数器，所述第二时钟信号通过所述第二计数器与每一所述触发器的时钟输入端连接。如此，通过振荡器振荡一步产生具有相位差的两个时钟信号，分别用于抓取输入的第一数据信号和选通触发器，提高了数据处理的效率。
[0009]所述振荡器包括：与门，所述与门的输出端连接至第一节点，所述第一节点与所述第一计数器的输入端连接；非门，所述非门的输入端与所述第一节点连接，所述非门的输出端连接至第二节点，所述第二节点与所述第二计数器的输入端连接；所述与门的第一输入端与所述第二节点连接，所述与门的第二输入端与使能信号连接。所述与门的第一输入端通过同相器与所述第二节点连接。这里，同相器具有整形、滤波的作用。在一些实施例中，同相器还具有调控第一时钟信号CLKA和第二时钟信号CLKB的相位差的作用。在实际操作中，与门、同相器和第一计数器可以位于第二芯片内，非门和第二计数器可以位于第一芯片内。如此，合理分配各器件的布局可以提高芯片面积的利用率。
[0010]所述与门设置于所述第二芯片内；所述非门设置于所述第一芯片内；所述第一节点通过第二硅通孔与所述非门的输入端连接；所述第二节点通过第二硅通孔与所述与门的第一输入端连接。如此，第二硅通孔可以减少互连长度，降低功耗，同时利用信号经过第二硅通孔产生的延时，实现第一时钟信号CLKA和所述第二时钟信号CLKB相位差+270度或
‑
90度的目的。
[0011]所述第一硅通孔的数量为1个。如此，可以最大限度的减少第一硅通孔的占用面积，提高芯片的空间利用率。
[0012]所述存储器还包括：冗余硅通孔，所述冗余硅通孔与所述第一硅通孔和/或所述第二硅通孔对应。在实际操作中，对于每一硅通孔均可以设置专门的备用硅通孔，以提高信号传输的可靠性。
[0013]所述存储器还包括：延时单元，所述信号输入端口通过所述延时单元与所述硅通孔连接；和/或，所述硅通孔通过所述延时单元与所述触发器的数据输入端连接。如此，对第一数据信号进行延时以获得更多的数据采样建立时间，且提高了采集效率，加快了数据传输。
[0014]本专利技术还提供了一种三维堆叠存储器的数据处理方法，包括：第一数据信号经由多个信号输入端口并行输入；生成第一时钟信号和第二时钟信号，所述第一时钟信号和所述第二时钟信号的相位差为+270度或
‑
90度；所述第一时钟信号通过所述第一计数器产生第一采样信号，所述第二时钟信号通过所述第二计数器产生第二采样信号；所述第一采样信号并行输入至信号输入端口，所述第一采样信号使得并行的所述第一数据信号转换为串行的第二数据信号，所述第二数据信号经由第一硅通孔并行输入至每一触发器的数据输入端，所述信号输入端口的数量大于所述第一硅通孔的数量，所述触发器的数量等于所述信号输入端口的数量；所述第二采样信号并行输入至每一触发器的时钟输入端，所述第二采样信号使得串行的所述第二数据信号转换为并行的输出数据信号。如此，可应用较少个数的硅通孔，提高信号传输的可靠性。
[0015]所述第一采样信号并行输入至信号输入端口，所述第一采样信号使得并行的所述第一数据信号转换为串行的第二数据信号，所述第二数据信号经由第一硅通孔转换为第三数据信号，第三数据信号并行输入至每一触发器的数据输入端，包括：第一采样信号在第一时钟信号的上升沿和下降沿对第一数据信号进行采样，使得并行的所述第一数据信号转换为串行的第二数据信号，所述第二数据信号还经由第一硅通孔和延时单元转换为第四数据信号。
[0016]所述第二采样信号并行输入至每一触发器的时钟输入端，所述第二采样信号使得
所述串行的第二数据信号转换为并行的输出数据信号，包括：第二采样信号在第二时钟信号的上升沿和下降沿对所述第四数据信号进行采样。如此可以进一步提高数据采集效率和信号传输速度。
[0017]与现有技术相比，本专利技术的主要有益效果：1.本专利技术提供的一种三维堆叠存储器，所述第一硅通孔的数量小于所述信号输入端口的数量。第一芯片和第二芯片通过较少的硅通孔实现通信，可以减少硅通孔的失效率，减少芯片的面积，提高信号传输可靠性。
[0018]2.本专利技术提供的三维堆叠存储器的数据处理方法，采用上述三维堆叠存储器执行，因而具有相应优势。
附图说明
[0019]图1为相关技术的三维堆叠存储器的剖面示意图；图2为相关技术的三维堆叠存储器的电路结构图；图3为相关技术的三维堆叠存储器的电路时序图；图4为本专利技术实施例提供的三维堆叠存储器的剖面示意图；图5为本专利技术实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维堆叠存储器，其特征在于，包括：第一芯片；第二芯片，所述第二芯片沿竖直方向全部或部分堆叠在所述第一芯片上；信号输入端口，位于所述第二芯片远离所述第一芯片的一面；第一硅通孔，所述第一硅通孔贯穿所述第二芯片，所述信号输入端口和所述第一芯片通过所述第一硅通孔通信；其中，多个所述信号输入端口通过共接节点与所述第一硅通孔连接，所述第一硅通孔的数量小于所述信号输入端口的数量。2.根据权利要求1所述的存储器，其特征在于，还包括：多个触发器，所述触发器位于所述第一芯片内，所述触发器的数据输入端与所述第一硅通孔连接，多个所述触发器通过共接节点与所述第一硅通孔连接，所述触发器的数量等于所述信号输入端口的数量。3.根据权利要求2所述的存储器，其特征在于，还包括：振荡器，所述振荡器用于生成第一时钟信号和第二时钟信号，所述第一时钟信号和所述第二时钟信号的相位差为+270度或
‑
90度；第一计数器，所述第一时钟信号通过所述第一计数器与每一所述信号输入端口连接；第二计数器，所述第二时钟信号通过所述第二计数器与每一所述触发器的时钟输入端连接。4.根据权利要求3所述的存储器，其特征在于，所述振荡器包括：与门，所述与门的输出端连接至第一节点，所述第一节点与所述第一计数器的输入端连接；非门，所述非门的输入端与所述第一节点连接，所述非门的输出端连接至第二节点，所述第二节点与所述第二计数器的输入端连接；所述与门的第一输入端与所述第二节点连接，所述与门的第二输入端与使能信号连接。5.根据权利要求4所述的存储器，其特征在于，所述与门设置于所述第二芯片内；所述非门设置于所述第一芯片内；所述第一节点通过第二硅通孔与所述非门的输入端连接；所述第二节点通过第二硅通孔与所述与门的第一输入端连接。6.根据权利要求5所述的存储器，其特征在于，所述存储器还包括：冗余硅通孔，所述冗余硅通孔与所述第一硅通孔和/或...

【专利技术属性】
技术研发人员：亚历山大，刘睿，
申请(专利权)人：浙江力积存储科技有限公司，
类型：发明
国别省市：